Power Delivery Network

Zwei Software-Lösungen zur Sicherstellung von Güte und Power Integrity bei Leiterplatten

| Autor / Redakteur: Dirk Müller * / Gerd Kucera

Das Power Delivery Network ist die Energieversorgung eines Boards. Kleinere Versorgungsspannungen und engeren Toleranzen treiben die Anforderungen hinsichtlich Zuverlässigkeit der Stromversorgung einer Leiterplatte in die Höhe.

Weil die Versorgung im Betrieb bei hohen Taktraten gewährleistet sein muss, gelten die gegebenen Anforderungen für jeden Vcc-Pin. Eine Messung der Spannungen ist nahezu unmöglich. Wie soll dann die Güte sichergestellt werden?

Die Anforderung nach geringerem Stromverbrauch und schnelleren Taktraten führt weiterhin dazu, dass integrierte Schaltkreise mit kleineren Prozessstrukturen gefertigt werden und mit geringeren Versorgungsspannungen auskommen. Versorgungsspannungen von 5 V, wie sie in den Anfängen der Digitaltechnik üblich waren, gehören schon lange der Vergangenheit an. Spannungsvorgaben von 1,5 V oder noch geringer sind keine Seltenheit mehr.

Kleinere Versorgungsspannungen erfordern aber auch engere Toleranzen, was die erlaubten Schwankungen angeht, um ICs sicher betreiben zu können. So sind ± 20 mV ein üblicher Wert. Das Sicherstellen der richtigen Spannungswerte an den Vcc-Pins nennt man Powerintegrität.

DC-Spannungsabfall (IR-Drop) und dynamisches Verhalten

Nach dem Ohmschen Gesetz erzeugt ein Strom am Verbraucher (Sink Current) einen Spannungsabfall in der Zuleitung, der proportional zu deren Widerstand ist. Bei langen und schmalen Zuleitungen kann dieser Effekt dazu führen, dass der Spannungsabfall so groß wird, dass die Bauteile nicht mehr sicher betrieben werden können.

Daher sollen Zuleitungen der Spannungsversorgung möglichst breit und kurz sein. Idealerweise führt man die Zuleitungen großflächig auf separaten Lagen aus (Powerplanes), um den Widerstand weiter zu reduzieren.

Wie solch ein Spannungsabfall im realen Fall aussehen kann, zeigt Bild 2. Mehrere Durchkontaktierungen, die eine Spannungslage auftrennen, verringern den Querschnitt und damit den Widerstand der Zuleitung. An dieser Stelle fällt die Spannung ab und ist im weiteren Verlauf der Lage geringer.

Neben dem statischen Verhalten muss aber auch das dynamische Verhalten betrachtet werden. Schalten Bauteile, dann nehmen sie plötzlich elektrische Ladung auf und die Spannungsversorgung muss diese Entnahme ausgleichen, ohne dabei die Spannung unter die Mindestwerte fallen zu lassen.

Um dieses Einbrechen der Spannungspegel an den Versorgungspins zu verhindern, werden Abblock- bzw. Stützkondensatoren eingesetzt. Schaltet zum Beispiel ein IC an einem Pin mit einer Anstiegszeit von 1 ns einen (dynamischen!) Strom von 2 A ist ein Abblockkondensator so zu dimensionieren, dass der Spannungsabfall z.B. nicht grösser als 20 mV wird. Basis bildet die Formel I = C x dV/dt. 2A x 1 ns = 2 Nanocoulomb = 100 nF x 0,02 V (Formel zur Dimensionierung eines idealen Abblockkondensators).

Des idealen Kondensator gibt es nicht

Ein keramischer X7R- oder NPO-SMD-Abblockkondensator kann einen Vcc-Pin mit 2 A Strom 1 ns lang versorgen (solange der Ausgang schaltet) bei einem Spannungsabfall von maximal 20 mV. In den Designrichtlinien finden sich häufig Angaben wie: Platzieren Sie möglichst mit geringem Abstand an jeden Vcc Pin einen 100nF Kondensator.

Der hier betrachtete Kondensator ist aber leider nicht als idealer Kondensator erhältlich. Jeder als physikalisches Bauteil erhältliche Kondensator hat neben der Kapazität auch einen ohmschen Innenwiderstand (ESR) und eine Inneninduktivität (intrinsic inductance).

Zu der internen Induktivität muss noch die Anschlussinduktivität (mounted inductance) hinzugerechnet werden. Durch diese parasitären Eigenschaften der Kondensatoren ergibt sich eine Frequenzabhängigkeit des elektrischen Verhaltens.

Aufgrund der parasitären Eigenschaften der Kondensatoren sowie der Leiterplatte an sich, ist es zweckmäßig die Betrachtung in den Frequenzbereich zu verlagern. Zur Untersuchung der Qualität der Spannungsversorgung kann für jeden Frequenzwert eine Impedanz errechnet werden (20 mV geteilt durch 2 A). Dies ergibt eine Zielimpedanz für das Versorgungssystem.

Die Zielimpedanz muss bis zu einer maximalen Kniefrequenz eingehalten werden. Der Wert für die Kniefrequenz ist 0,5 geteilt durch die Anstiegszeit (Kniefrequenz = 0,5/rise time). In unserem Beispiel also 0,5/1 ns = 0,5 GHz. Für die Frequenzen von 0 bis 0,5 GHz muss die Impedanz des Versorgungssystems unterhalb der Zielimpedanz liegen.

Betrachtet man nun einen IC, bei dem viele Ausgänge gleichzeitig schalten, dann errechnet sich die Zielimpedanz, indem man die erlaubte Spannungsschwankung durch die Summe aller Ströme dividiert. Reale Werte für die Kniefrequenz liegen im Bereich 2 GHz und höher, da sich die verwendeten Anstiegszeiten in der Zwischenzeit im Bereich 500 ps und kleiner bewegen.

Wenn für jede Spannung eine Lage ohne Löcher verwendet wird und direkt neben jedem Vcc-Pin ein richtig dimensionierter idealer Kondensator platziert ist, wäre die Stromversorgung sichergestellt. Aber leider ist in der Realität die Umsetzung dieser einfachen Vorgaben nicht möglich. Es bleibt also die Frage: Ist die Stromversorgung im konkreten Layout sicher gestellt?

Nächste Seite: Software-Simulation hilft beim Messen und Prüfen

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 29863010 / Leiterplatten-Design)