Xilinx liefert FPGA-Nachfolger ACAP in zwei Varianten aus

| Autor: Michael Eckstein

Hochgradig flexibel: Die Soft- und Hardware-seitig konfigurierbare „Adaptive Compute Acceleration Platform“ ist das neue Herzstück von Xilinx.
Hochgradig flexibel: Die Soft- und Hardware-seitig konfigurierbare „Adaptive Compute Acceleration Platform“ ist das neue Herzstück von Xilinx. (Bild: Xilinx)

Mit seiner neuen „Adaptive Compute Acceleration Platform“ will Xilinx programmierbare Logiklösungen revolutionieren. Ein Jahr nach Ankündigung der neuen Architektur sind nun offenbar erste Chips der hochintegrierten, heterogenen Multi-Core-Rechenplattform verfügbar. TSMC fertigt sie im modernen 7-nm-Prozess.

FPGA- und MPSoC-Marktführer Xilinx hat seine „Adaptive Compute Acceleration Platform“ (ACAP) fertig und kann sie offenbar früher als geplant an erste Unternehmenskunden ausliefern.

Laut Xilinx lässt sich ACAP Hardware- und Software-seitig flexibel modifizieren. Die Bausteine seien die branchenweit ersten, die Software-Programmierbarkeit mit dynamisch konfigurierbarer, domain-spezifischer Hardware-Beschleunigung und funktionaler Adaptierbarkeit kombinieren. So sei es möglich, die Plattform für ein breites Anwendungsspektrum mit ganz unterschiedlichen Workloads einzusetzen – etwa in Rechenzentren, Hochgeschwindigkeits-Netzwerken, 5G-Mobilkommunikation oder im Mobilitätssektor. Mit zwei Serien – Versal AI Core und Versal Prime – zielt Xilinx auf Big-Data-/KI-Anwendungen (Künstliche Intelligenz) sowie allgemeine Applikationen.

Xilinx stellt „adaptives und intelligentes Computing“ in den Fokus

Xilinx President und CEO Victor Peng hatte kurz nach seinem Antritt Anfang 2018 eine neue Strategie für programmierbare Logik angekündigt. Sie ist Teil einer strategischen Neuausrichtung des Konzerns – weg vom reinen Lieferanten leistungsfähiger Nischen-Chips, hin zum Plattformlösungsanbieter für „adaptives und intelligentes Computing“. Die jüngste Übernahme von Solarflare, einem Spezialisten für Hochgeschwindigkeits-Netzwerktechnologien, unterstreicht diesen Ansatz.

ACAP steht im Zentrum dieser Bemühungen: „Mit ACAP beginnt eine neue Ära der heterogenen Computing-Beschleunigung für alle Applikationen und alle Entwickler“, verspricht Peng vollmundig. Die Technologie soll die Möglichkeiten von FPGAs deutlich erweitern und im Vergleich zu CPU- und GPU-basierten Plattformen deutlich schneller und energieeffizienter arbeiten. Möglich sei dies durch einen Mix aus skalaren Engines für Embedded Processing, adaptierbaren Engines für FPGA-Hardware-Programmierbarkeit, „intelligenten“ Engines für KI-Inferenz und fortschrittlicher Signalverarbeitung.

ACAP: 5 Jahre Entwicklungszeit, 1 Mrd. Entwicklungskosten

Ganz neu ist ACAP nicht: Xilinx entwickelt seit rund fünf Jahren unter dem Codenamen „Everest“ an der Architektur und hat nach eigenen Angaben bislang rund 1 Mrd. US-Dollar dafür aufgewendet. Sie ist – wenig verwunderlich – eng mit der FPGA-Technologie des Unternehmens verwandt. Alle ACAP-Bausteine sind mit Dual-Core-Applikationsprozessoren Cortex-A72 und Dual-Core-Echtzeit-Prozessoren Cortex-R5F von ARM ausgestattet.

Die adaptierbare Hardware umfasst mehr als 2 Mio. Logikzellen sowie über 3000 DSP-Engines, die laut Xilinx für hochpräzise Gleitpunkt-Operationen und geringe Signalverzögerungen (Latenzen) optimiert sind. Die Bausteine der Versal-AI-Core-Serie haben bis zu 400 KI-Engines. Darüber hinaus gibt es verteilte Speicher und programmierbare I/O-Blöcke, die Funktionen von SerDes über ADC/DAC bis hin zu High Bandwidth Memory (HBM) abdecken. Alle Komponenten sind über eine schnelle Network-on-Chip-Fabric (NoC) miteinander verbunden. Diese überträgt laut Xilinx Daten mit mehreren TBit/s.

Xilinx stellt einen umfangreichen Satz an Tools, Software, Bibliotheken, IP, Middleware und Frameworks bereit. So können Entwickler etwa per C/C++, OpenCL und Python ACAP-basierte Systeme und Applikationen programmieren. Darüber hinaus lassen sich laut Xilinx bewährte FPGA-Tools nutzen, um ACAPs auf Registertransferebene (Register Transfer Level, RTL) zu programmieren.

Versal AI Core für KI-Anwendungen

Die Versal-AI-Core-Serie liefert nach Angaben von Xilinx die höchste Rechenleistung des Portfolios bei besonders geringer Latenz. Sie ermögliche mit ihrer KI-Engine „einen Durchbruch bei der Performance und im Durchsatz der KI-Inferenz“. Die Serie ist für Cloud-, Netzwerk- und autonome Technologien optimiert. Die Versal Prime Series hingegen ist für ein breiteres Anwendungsspektrum ausgelegt. Sie ist optimiert für Konnektivität und In-Line-Beschleunigung ganz unterschiedlichen Workloads.

Das gesamte Versal Portfolio soll vier weitere Baustein-Serien umfassen; mit spezieller Auslegung der Architektur für Skalierbarkeit und KI-Inferenz. Sie adressieren laut Anbieter eine Vielfalt von diversen Märkten und Anwendungen – vom Einsatz in der Cloud und in Netzwerken bis zur drahtlosen Kommunikation am Edge und mit Endgeräten.

ACAP-Fertigung im modernen 7-nm-EUV-Verfahren

Xilinx lässt die Versal-Chips beim Auftragsfertiger TSMC in Taiwan fertigen. Zum Einsatz kommt dabei die neuste 7-nm-Prozesstechnologie mit extrem ultraviolettem Licht (EUV). Da TSMC das Verfahren offenbar gut im Griff hat, konnte es erste Chips laut Xilinx vor dem ursprünglich anvisierten Termin ausliefern. Die reicht Xilinx nun direkt an seine Early-Access-Kunden weiter. Offiziell werden die Bausteine der Versal-AI-Core- und Versal-Prime-Serie- ab der zweiten Jahreshälfte 2019 in großen Stückzahlen verfügbar sein.

Auf dem Xilinx Developer Forum (XDF) 2019 am 1. und 2. Oktober 2019 will der Hersteller seine neuen Produkte demonstrieren. Bis dahin können sich Interessierte mit einer Video-Reihe näher über ACAP informieren.

Xilinx-CEO Peng ruft die „anpassungsfähige, intelligente Welt“ aus

Xilinx-CEO Peng ruft die „anpassungsfähige, intelligente Welt“ aus

22.03.18 - Weniger als zwei Monate nach seinem Antritt als neuer CEO von Xilinx hat Victor Peng eine neue Strategie für die programmierbare Logik angekündigt. Speziell das Rechenzentrum und das „adaptive Computing“ sollen im Zentrum einer neuen Technologie namens ACAP stehen. Die ersten Produkte werden im 7nm-Verfahren gefertigt und sollen noch dieses Jahr zum Tape-Out gelangen. lesen

Speedster7t: 7-nm-FPGAs mit hoher Bandbreite und integrierten KI-Blöcken

Speedster7t: 7-nm-FPGAs mit hoher Bandbreite und integrierten KI-Blöcken

22.05.19 - Mit der Speedster7t-Reihe möchte sich Achronix als neuer Anbieter von FPGA-Chips für den Mid-Range- und unteren High-End-Bereich etablieren. Herausragende Eigenschaften sind integrierte Blöcke für künstliche Intelligenz, ein integriertes Network-on-Chip, GDDR6-Speicher und ein voraussichtlich niedrigerer Preis als vergleichbare Produkte von Intel oder Xilinx. lesen

Xilinx übernimmt Solarflare

Xilinx übernimmt Solarflare

25.04.19 - Xilinx, Industrieführer im Bereich von FPGA- und MPSoC-Bausteinen, hat ein definitives Übernahme-Abkommen mit Solarflare getroffen, einem Pionier bei Hochgeschwindigkeits-Netzwerktechnologien. Dies sei ein weiterer Schritt in Xilinx' „Data Center First“ Strategie der raschen Umwandlung in ein Plattform-Unternehmen. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45982240 / FPGA)