Ultrascale+

Xilinx erweitert Zynq-Reihe um Dual-Core-Bausteine

| Redakteur: Sebastian Gerstl

Zynq SoC- und MPSoC-Familie: Xilinx erweitert sein Portfolio der Ultrascale+ Multiprozessor-SoCs um Dual-Core-Bausteine.
Zynq SoC- und MPSoC-Familie: Xilinx erweitert sein Portfolio der Ultrascale+ Multiprozessor-SoCs um Dual-Core-Bausteine. (Bild: Xilinx)

Die „CG” Dual-Core-Typen verbessern die Skalierbarkeit des MPSoC-Portfolios von Xilinx mit der Kombination von dualen Applikationen und Echtzeit-Prozessoren.

Diese Dual-Core Bausteine bieten einen kostengünstigeren Einstieg in die Skalierbarkeit der Verarbeitung in der gegenwärtig lieferbaren Zynq UltraScale+ Familie, die Quad ARM Cortex-A53, Dual Cortex-R5, Graphik-Einheit und Video-Codec enthält.

Die Entwickler können im Portfolio der skalierbaren Verarbeitung zwischen drei unterschiedlichen Bausteinen wählen, um die Anforderungen einer breiten Vielfalt von Anwendermärkten zu erfüllen. Dazu zählen industrielle Motorsteuerungen, Sensor-Fusion, medizinische Endoskopie und miniaturisierte Funkgeräte.

Die CG Dual-Core Typen werden von der Vivado Design Suite, Version 2016.3, ab Q4 2016 unterstützt. Die Anwender können ab sofort die existierenden Zynq UltraScale+ Bausteine einsetzen und ihre Designs auf die neuen Dual-Core Bausteine migrieren, wenn sie ab 1H 2017 verfügbar sind.

Weitere Informationen über die Zynq UltraScale+ MPSoC Familie finden Sie auf der Webseite des Herstellers: www.xilinx.com.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 44109966 / FPGA)