Was Sie wissen müssen über das CAD-Design, die Leiterplattentechnik und Baugruppenpfertigung

CAD-Design, Leiterplatten- und Baugruppenfertigung Was Sie wissen müssen über das CAD-Design, die Leiterplattentechnik und Baugruppenpfertigung

19.01.2012Redakteur: Claudia Mallok

In dieser Beitragsreihe erklärt ein 3-köpfiges Expertenteam mit 80 Mannjahren Berufserfahrung in CAD-Design, Leiterplattentechnik und Baugruppenfertigung die wichtigsten und aktuellsten Aspekte bei der Entwicklung von Leiterplatten und elektronischen Baugruppen.

Firmen zum Thema

Intertec Components GmbH Munich Airport Office

Eurocircuits GmbH

ODU GmbH & Co. KG

Die Serie „CAD-Design, Leiterplattentechnologie und Baugruppenproduktion“ veranschaulicht die wichtigsten und aktuellsten Aspekte bei der Entwicklung elektronischer Baugruppen
(Bild: LeiterplattenAkademie GmbH)

In ihrer Funktion als mechanischer Träger und elektrisches Verbindungselement für die Bauteile ist und bleibt die Leiterplatte ein unabdingbarer Bestandteil elektronischer Systeme. Damit die Baugruppe zuverlässig funktioniert müssen Leiterplatten-/CAD-Design, die Fertigung der Leiterplatte und die Fertigung der Baugruppe zusammenspielen

In 24 Kapiteln erläutert ein 3-köpfiges Expertenteam die wichtigsten und aktuellsten Aspekte bei der Entwicklung elektronischer Baugruppen. Die Beitragsreihe gibt Entwicklern und Konstrukteuren von elektronischen Baugruppen die notwendigen und fachlich kompetenten Hintergrundinformationen, die aus heutiger Sicht für die zuverlässige Konstruktion von Baugruppen erforderlich sind.

Die Beitragsreihe CAD-Design, Leiterplatten- und Baugruppenfertigung

FR4 ist das am meisten verwendete Basismaterial für Leiterplatten

Zum Bestücken der SMD-Bauformen 0201 und kleiner braucht der Baugruppenherstellereine Mindest-Padfläche, um genügend Lot aufbringen zu können

Der Padstack repräsentiert das physikalische Erscheinungsbild von Bauteilanschlüssen, Vias und Bohrungen auf der Leiterplatte und beeinflusst deren Produzierbarkeit

Umstellung auf bleifreie Lötprozesse: Es steigt die Gefahr der Delaminierung der Leiterplatten durch die höhere thermische Belastung

Das Aspect-Ratio: Entsprechend einem Bohrungstyp ist das Aspect-Ratio für den CAD-Layouter eine unverzichtbare Kenngröße bei der Konstruktion eines Multilayers

Mindestdokumentation einer Leiterplatte: Neben dem Multilayeraufbau und den Fertigungsdaten ist auch der Bohrplan mit dem Umschnittmaßplan Pflicht

Vergleich: IEC-61188-5- und IPC-7351-Anschlussflächen für G0402; nur die Variante LMB aus IPC-7351A ist für das Reflowlöten brauchbar

Bild 1: Bauteile mit geformten Anschlüssen am Gehäuserand

Bild 1: Anschlussflächen auf der Unterseite stellen neue Anforderungen

Bild 1: Geometrien geätzter Leiterbildstrukturen

Bild 1: Beispiel Bibliotheksstruktur in Pulsonix

Bild 1: Multipowersysteme in einem Multilayeraufbau

Bild 1: Das BGA gibt den Lagenaufbau weitestgehend vor

Bild 1: Die in Europa üblichen Endoberflächen

Bild 1: Entflechtungsraster 0,2 mm für Fan-Out aus BGA mit 0,8 mm Pitch und Raster 25 mil für DIL-Gehäuse

Bild 1: Dokumentation des starrflexiblen Lagenaufbaus

Bild 1: Anforderungen an Lötstoplack auf Leiterplatten

Bild 1: Vorgegebene Positionen für Stecker, Labels und Herstellkennzeichnung werden zuerst berücksichtigt

Die Serie wird regelmäßig ergänzt.

Diese Serie schreiben für Sie:

Arnold Wiemers: Der Fachmann für Leiterplatten

Arnold Wiemers, LeiterplattenAkademie GmbH
(Bild: Arnold Wiemers, LeiterplattenAkademie GmbH)

Arnold Wiemers ist der Leiterplatte seit 28 Jahren verbunden. Von 1985 bis 2009 war er bei der ILFA GmbH in Hannover beschäftigt. Er war dort verantwortlich für die Fachbereiche CAD und CAM, für die Auftragsvorbereitung und für die Dokumente im Internet.

Er ist seit 1982 freier Softwareentwickler (ISW), vornehmlich für branchentypische Applikationen im Bereich der Leiterplatte, wie die Kalkulation und die Fertigungssteuerung von Leiterplatten. Diverse Fachveröffentlichungen. Referent für Seminare, Konferenzvorträge und Workshops zum Thema Leiterplattentechnologie (MFT, MPS, Impedanz, Multilayersysteme, Designregeln, Gerber, LP2010).

Arnold Wiemers ist vom IPC zertifizierter CID, CID+ und Instructor sowie FED-Designer. Aktive Mitarbeit am Schulungskonzept des FED. Gründungsmitglied und Mitarbeit in der internationalen "Projektgruppe Design" des FED und des VdL. Mitinitiator des Projektes „Die Leiterplatte 2010“ zusammen mit unitel und ELEKTRONIKPRAXIS.

Seit 2009 ist er Mitinhaber der LeiterplattenAkademie GmbH. Dort arbeitet er in der Funktion und Verantwortung eines Technischen Direktors am Aufbau und der Durchführung von eigenen Fachseminaren zum Themenkreis CAD, Leiterplattentechnologie und Baugruppenproduktion.

Rainer Taube: Der Experte für Baugruppenfertigung

Rainer Taube, TAUBE ELECTRONIC GmbH
(Bild: Rainer Taube, TAUBE ELECTRONIC GmbH)

Rainer Taube ist Geschäftsführer und Inhaber der 1986 in Berlin gegründeten Firma TAUBE ELECTRONIC GmbH. Ausgehend von der CAD-Design-Dienstleistung wurde die Fertigung von Baugruppen mit Beginn der 90er-Jahre der neue Schwerpunkt für das Unternehmen.

Dem ISO9001-Zertifikat von 1997 folgte 2002 die Zertifizierung der Mitarbeiter gemäß der IPC-A-610. Im gleichen Jahr wurde der Firma “TAUBE ELECTRONIC GmbH“ bereits der renommierte Preis "Baugruppenfertiger des Jahres" verliehen, eine Auszeichnung, die im Folgejahr sogar noch ein zweites Mal an das Unternehmen vergeben wurde.

Rainer Taube ist seit langen Jahren erfolgreich in der Aus- und Weiterbildung aktiv. Er ist Referent für Seminare, Konferenzvorträge und Workshops zum Thema Baugruppenfertigung. Rainer Taube ist zertifizierter Master IPC Trainer für die IPC-A-610. Er ist im FED-Vorstand zuständig für den Fachbereich "Baugruppen", arbeitet mit in der FED-/VdL-Projektgruppe "Design" und in der Normung bei DKE682/IEC TC91.

Jennifer Vincenz: Die Spezialistin für Leiterplattendesigns

Jennifer Vincenz, tecnotron elektronik GmbH
(Bild: Jennifer Vincenz, tecnotron elektronik GmbH)

Jennifer Vincenze verfügt über weitreichendes und anerkanntes Fachwissen im CAD-Design. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 20 Jahren Berufserfahrung.

Seit April 2010 ist sie bei der tecnotron elektronik GmbH im Softwarevertrieb tätig. Sie betreut die Nutzer sowohl softwarebezogen als auch in technologischen Aspekten und bietet Ihnen fachmännische Unterstützung. Zu ihren Aufgaben gehören zusätzlich die interne Aus- und Weiterbildung und die technische Dokumentation der Pulsonix EDA-Software.

Bei der ILFA GmbH in Hannover war sie zuvor 22 Jahre in den Bereichen CAD-Design, interne Aus- und Weiterbildung, Dokumentation und technische Kundenberatung tätig.

Als Referentin arbeitet Jennifer Vincenz seit 2002 aktiv am Schulungskonzept des FED mit. Für die LeiterplattenAkademie GmbH referiert Sie seit 2009 das Fachseminar “CAD“. Frau Vincenz arbeitet an Projekten wie “Die Leiterplatte 2010“ mit, veröffentlicht dazu in Fachmedien und übersetzt Fachartikel für die ELEKTRONIKPRAXIS. Darüber hinaus ist die patente Fachfrau Referentin auf Konferenzen zum Thema “CAD-Design“ und “Leiterplattentechnologie“.