GaN-Leistungsalbleiter

Vorteile von GaN-FET-Modulen gegenüber Silizium-Pendants

Seite: 2/4

Die Verluste in Gleichspannungswandlern

Im diesem Abschnitt werden die Mechanismen skizziert, die Verluste in hart geschalteten Wandlern verursachen. Es kommt ein synchroner Abwärtswandler (Buck Converter) als Gleichspannungswandler zur Einsatz, um die Verluste in einem hart geschalteten Wandler zu vergleichen.

Das Verfahren, nach dem die Verlustmechanismen gegenübergestellt werden, ist auch auf andere hart geschaltete Wandler anwendbar. Die in Schaltwandlern auftretenden Verluste lassen sich grob in Leitungs- und Schaltverluste einteilen. Der Großteil der Schaltverluste fällt im high-seitigen MOSFET an. Die Leitungsverluste dagegen sind eine Funktion des Tastverhältnisses und teilen sich auf die high- und low-seitigen Bauelemente auf.

Bildergalerie
Bildergalerie mit 5 Bildern

Bei Gleichspannungswandlern mit geringem Tastverhältnis entstehen im low-seitigen FET höhere Leitungsverluste, die sich entsprechend dieser beiden Formeln berechnen lassen:

PCOND(HS) = RDS(ONHS) x I2RMS(HS)

PCOND(LS) = RDS(ONLS) x I2RMS(LS)

Darin sind RDS(onLS) und RDS(onHS) die Einschaltwiderstände des low-seitigen und des high-seitigen FET, während IRMS(LS) und IRMS(HS) die low- und high-seitigen Effektivströme angeben. Die Schaltverluste durch die Überschneidung des Stroms IDS und der Spannung VDS treten im High-Side-Teil eines Buck-Wandlers auf und lassen sich mit dieser Formel abschätzen:


PSWHS = VIN x IOUT x fOUT x fSW x tSW

Darin steht tSW für die Schaltzeit. Darin enthalten sind die Strom-Kommutierungszeit im FET und die Zeit, die die Drain-Source-Spannung des FET benötigt, um beim Ab- und Einschalten um VIN zu steigen bzw. zu fallen. Im low-seitigen FET fallen keine Schaltverluste an, da das Ein- und Abschalten im Spannungsnulldurchgang erfolgt (Zero Voltage Switching – ZVS). Die tatsächlichen Kurven beim Schalten induktiver Lasten sind jedoch komplizierter als in Bild 3 dargestellt.

Der Fehler in den berechneten Verlusten ist jedoch hinnehmbar, solange für das Ein- und Abschalten die korrekte Schaltzeit angesetzt wird.

Die GaN-basierte Konstruktion des Bausteins ermöglicht sehr kurze Schaltzeiten, weil bei gleichem RDS(on) die Gate- und Ausgangskapazitäten gering sind. Wie in Bild 4 erkennbar ist, liegt die Schaltzeit der GaN-FET-Leistungsstufe unter 1 ns, verglichen mit 6 ns bei einem Si-FET mit vergleichbarer Durchbruchspannung (Si7852DP).

Die steileren Schaltflanken sorgen dafür, dass die Schaltverluste in einem GaN-Modul wesentlich geringer ausfallen als in einem auf Si-MOSFETs basierenden Abwärtswandler. Zu beachten sind auch die minimalen Überschwinger in den Kurven, die am Schalt-Knoten der GaN-FET-Leistungsstufe aufgezeichnet wurden. Dies ist auf die extrem geringe Induktivität der Leistungsschleife von unter 300 pH zurückzuführen. Die Induktivität der Gate-Schleife und der gemeinsamen Source-Leitung werden durch das Gehäuse der GaN-FET-Leistungsstufe ebenfalls auf weniger als 200 pH reduziert. Hohe parasitäre Induktivitäten in diesen Schleifen können erhebliche Verluste verursachen.

(ID:43620262)