GaN-Leistungsalbleiter Vorteile von GaN-FET-Modulen gegenüber Silizium-Pendants

Autor / Redakteur: Narendra Mehta * / Gerd Kucera

Der Beitrag zeigt, wie sich mit GaN-Halbleitern die Energieeffizienz, Leistungsdichte und Lösungsabmessungen von Gleichspannungswandlern der nächsten Generation verbessern lassen.

Bild 1: Anschlussbelegung eines auf GaN-FETs basierenden Leistungs-Bausteins.
Bild 1: Anschlussbelegung eines auf GaN-FETs basierenden Leistungs-Bausteins.
(Bild: TI)

Feldeffekt-Transistoren (FETs) auf der Basis von Galliumnitrid (GaN) finden zunehmend Einsatz als nächste Generation von Hochleistungs-Bauelementen für Leistungselektronik-Systeme. GaN-FETs ermöglichen deutlich gesteigerte Leistungsdichten infolge der geringen Verluste, die auf die hohe Ladungsträger-Mobilität im 2DEG-Kanal (Two-Dimensional Electron Gas) zurückzuführen sind.

Die hohe kritische Feldstärke sorgt außerdem für eine hohe Durchbruchspannung. Da es sich bei GaN-FETs um Majoritätsträger-Bauelemente handelt, gibt es keine Sperrverzögerungsladung, was günstige Voraussetzungen für den Hochspannungs-Betrieb bietet.

Bildergalerie
Bildergalerie mit 5 Bildern

Alle genannten Eigenschaften ergeben eine gute Eignung für Leistungselektronik-Anwendungen, da beim Betrieb mit hohen Schaltfrequenzen geringere Verluste entstehen. GaN-Bausteine werden inzwischen auf bezahlbaren Silizium-Substraten gezüchtet, während bisher GaN on Sapphire oder Bulk GaN die Regel waren.

Somit werden GaN-FETs mehr und mehr Verbreitung in hocheffizienten, Platz beschränkten Gleichspannungswandler-Anwendungen mit 30 V und mehr finden.

Der folgende Artikel untersucht die Verlustmechanismen in einem hart geschalteten Gleichspannungswandler und zeigt, wie eine auf GaN-FETs basierende Leistungsstufe die Leistungsfähigkeit von Si-MOSFETs übertrifft. Hierzu wird eine 80-V-GaN-FET-Leistungsstufe mit 80-V-Silizium-Bausteinen verglichen.

Bei dem Baustein LMG5200 handelt es sich um ein GaN-basiertes 80-V-Halbbrücken-Power-Modul. Der Treiber und zwei 80-V-GaN-FETs sind hier in einem 6 mm x 8 mm großen QFN-Gehäuse integriert, das für Gate- und Leistungs-Schleifen mit außergewöhnlich niedriger Impedanz optimiert ist.

Die Eingänge sind 3-V-CMOS- und 5-V-TTL-kompatibel. Wegen der fehlenden Beständigkeit von GaN-Bausteinen gegen zu hohe Gate-Spannungen ist eine proprietäre Klemmschaltung vorhanden. Diese stellt sicher, dass die Gate-Spannung der GaN-FETs stets unter dem zulässigen Grenzwert bleibt. Der Baustein ergänzt die Vorteile diskreter GaN-FETs durch ein benutzer- und layoutfreundliches Gehäuse, das sich einfach in das finale Produkt integrieren lässt.

Der Chip LMG5200 erfüllt die Luft- und Kriechstrecken-Anforderungen von IPC-2221B und IEC60950 (Verschmutzungsgrad 1) ohne jedes Underfill-Material, denn der Mindestabstand zwischen Hoch- und Niedervolt-Anschlüssen ist größer als 0,5 mm.

Dies macht eine Leiterplattenherstellung mit Underfill entbehrlich, vereinfacht das Leiterplatten-Design entscheidend und senkt die Kosten. Die Anschlussanordnung erübrigt auch ein Via-in-Pad-Design, da zwischen den Power-Pins genügend Platz zum Anordnen von Vias frei ist. Darüber hinaus trägt dies dazu bei, die Komplexität und die Kosten der Leiterplatte zu verringern (Bild 1).

(ID:43620262)