Störfestigkeit untersuchen Vom Gerätetest zu einem IC-Testsystem, Teil 2/2

Redakteur: Dipl.-Ing. (FH) Hendrik Härter

Die EMV-Anforderungen einzuhalten ist eine anspruchsvolle Aufgabe für den Entwickler. Im zweiten Teil gehen wir auf die Strukturbreite ein und wie sich die Störfestigkeit beherrschen lässt.

Firmen zum Thema

In unserem Artikel zeigen wir, wie sich die Störfestigkeit auf dem Niveau eines ICs untersuchen lässt.
In unserem Artikel zeigen wir, wie sich die Störfestigkeit auf dem Niveau eines ICs untersuchen lässt.
(Bild: Tomizak, pixelio.de)

Die EMV-Anforderungen einzuhalten ist eine anspruchsvolle Aufgabe. Im ersten Teil (19/2016) unserer Serie zeigten wir, wie die Störfestigkeit auf dem Niveau eines ICs untersucht wird [1].

Die elektrische Feldstärke E(t) oder der auf die Leiterfläche bezogene Verschiebestrom D(t) erzeugt im Leiter einen Störstrom Ist(t). Er bewirkt auf der Leiterfläche eine Spannungsanhebung Ust(t). Sie kann logische Signale verfälschen, die auf der Leitung übertragen werden.

Bildergalerie
Bildergalerie mit 12 Bildern

Der Verschiebestrom Ist(t) kann auch in ICs einfließen und weitere Störvorgänge auslösen. Die Störquelle „Elektrisches Feld“ besitzt eine hohe Impedanz. Um die Störspannung am IC abschätzen zu können, wird ein positiver Störpuls der Amplitude 6 kV als Kontaktentladung in den primären Störkreis eingespeist. An der primären Impedanz R1 entsteht eine Störspannungsspitze Ust von 1,4 kV. Durch kapazitive Kopplung (Elektrisches Feld) über C1 liegen an einem hochohmigen IC-Pin immer noch eine Störspannung von 13,5 V an. Die Impedanz des primären Störkreises kann deutlich größer sein als 1 kOhm, so dass Störspannungen am IC-Pin den Wert von 100 V überschreiten. Damit werden die im Datenblatt angegebenen Maximum Ratings von ICs deutlich überschritten.

Die Schutzmechanismen bei einer Überspannung

Bei einer Flankensteilheit von 1 ns ergibt sich eine Übertragungsfrequenz von höchstens 1 GHz. Vorerst wird angenommen, dass die Koppelkapazität C1 = 1 pF ist. Sie hat dann eine Impedanz X = 159 Ohm. Wenn der Eingangswiderstand des ICs bei 10 k liegt, ist er viel größer als der Quellwiderstand (Impedanz von C1). Der an R2 des ICs anliegende Störpuls hat die gleiche Kurvenform wie der primäre Störpuls. Es ergibt sich eine proportionale Spannungsteilung mit dem kapazitiven Teiler C1, C2: Ri des IC >> Xc1. Völlig andere Verhältnisse ergeben sich, wenn die Lastimpedanz geringer ist als die Quellimpedanz.

Bei der H-Feld-Kopplung sind die Verhältnisse genau umgekehrt. Bei Leerlauf Ric >> Xss wird differenziert, ist Ric < Xss wird stromgeteilt. Das Verhalten bei der E-Feldkopplung lesen Sie in [1].

Empfindliche Strukturen im IC schützen

Damit die empfindlichen Strukturen in ICs nicht durch Überspannungen zerstört werden, sind verschiedene Schutzmechanismen integriert. Beim Design der Schutzeinrichtungen geht man davon aus, dass der zu schützende IC nicht mit Betriebsspannung versorgt ist, sich also nicht in Funktion befindet. Damit ist der IC vor zu hohen elektrostatischen Spannungen geschützt.

Im Gegensatz dazu werden bei den beschriebenen Gerätetests die ICs an Versorgungsspannung und in Funktion betrieben. Schutzschaltungen können im praktischen Betrieb (IC versorgt) unter Störeinfluss unbeabsichtigt innere Kurzschlüsse hervorrufen. Die in die ICs integrierten Schutzstrukturen werden vom IC-Hersteller nicht veröffentlicht. Vereinfacht kann man davon ausgehen, dass die folgenden Mechanismen wirken:

  • Überspannung an Versorgungsanschlüssen wird durch Strukturen begrenzt, die funktionell Z-Dioden entsprechen und
  • an Ein- und Ausgängen erfolgt die Begrenzung von Überspannungen durch Dioden- oder Transistorstrukturen gegen die Versorgungsspannungsanschlüsse.

Die unterschiedlichen Lastimpedanzen

Abhängig vom zu testenden IC-Pin sind die Lastimpedanzen unterschiedlich. An Stromversorgungsanschlüssen kann man von einer niedrigen Lastimpedanz ausgehen. Hier wird ein kapazitiv eingekoppeltes Signal wie oben beschrieben differenziert. Wird das Signal induktiv eingekoppelt, erfolgt eine Spannungsteilung. An IC-Eingängen ist die Impedanz relativ hoch, solange man im spezifizierten Pegelbereich bleibt.

Wird die Begrenzungsspannung der Schutzschaltung überschritten, reduziert sich über die eingebauten Schutzschaltungen und die Stromversorgung die Impedanz. Ursache dafür ist das kapazitiv überbrückte Versorgungssystem. Somit ergibt sich eine Kombination aus spannungsteilendem Verhalten und Differenzieren in Kombination mit der spannungsbegrenzenden Wirkung der Schutzelemente. Beim Einfließen von Störstrom über die Schutzschaltungen in den IC können innere Funktionsfehler ausgelöst werden.

Je nach Eigenschaften der Dioden treten unterschiedliche Kurvenverläufe auf. Erkennbar ist der erhebliche Störstrom (I(D1)) von 2 A, der über die Dioden in das Stromversorgungsystem fließt. Das trifft beim Gerätetest nach IEC 61000-4-2 ESD ein, allerdings auch bei normalen Applikation eines ICs, wenn es zu einer elektrostatischen Entladung kommt.

Breites Spektrum von ICs reproduzierbar testen

Ziel der Definition eines Prüfpulses für den Störfestigkeitstest von ICs ist es, ein möglichst breites Spektrum von ICs mit unterschiedlicher Strukturbreite reproduzierbar testen zu können. Strukturbreitenabhängig ändert sich die interne Verarbeitungsgeschwindigkeit eines ICs. Ein in grober Struktur gefertigter IC ist gegenüber Störereignissen träge. Zur Beurteilung der ICs kann die dynamische Schaltschwelle/Störschwelle zu Grunde gelegt werden. Im Bild 3 ist auf der X-Achse die Pulsbreite T des Störpulses, auf der Y-Achse die Störschwelle dargestellt. Für breite Pulse >1,5 ns ist die Störschwelle nahezu konstant (statische Störschwelle).

Bildergalerie
Bildergalerie mit 12 Bildern

Für kurze Pulse <1,5 ns steigt die Störschwelle an: Der IC wird unempfindlich (dynamische Störschwelle). Die Grenze des Übergangs statisch/dynamisch ist abhängig von der Strukturbreite. Aus Bild 3 ist ableitbar, dass die Pulsbreite der Testgeneratoren für den IC-Test >1,5 ns sein muss. Allerdings ist die Grenze fließend, sodass Pulsbreiten von <1,5 ns für entsprechend schnelle ICs möglich sind. Für ein reproduzierbares Testergebniss ist die Pulsbreite für IC-Tests so zu wählen, dass man sicher im linearen Bereich, also in den Bereich der statischen Störschwelle liegt.

Mit zunehmendem technologischem Fortschritt verringern sich die Strukturbreiten und der Übergang vom statischen zum dynamischen Bereich verschiebt sich in Richtung kürzerer Pulsbreiten. Folglich lassen sich die heute im statischen Bereich liegenden Testimpulse auch für ICs zukünftiger schnellerer Technologien verwenden. Umgekehrt besitzen ICs mit kleineren Strukturen aufgrund niedrigerer Versorgungsspannung auch geringere Störschwellen. Somit wird die Bedeutung der Störfestigkeitstests weiter steigen.

Entsprechend den Vorbetrachtungen sollten Pulsquellen mit niedriger und mit hoher Impedanz zur Verfügung stehen. Die Pulsquelle mit niedriger Impedanz (Probe P2xx) ist Ursache für den Test von Versorgungsanschlüssen. Dazu wird der Stütz-Kondensator in der zu prüfenden Schaltung entfernt. Er wird durch den Kondensator CP der sich in der Probe befindet ersetzt. Die Pulsquelle mit hoher Impedanz (Probe P3xx) nutzt man, um Signalleitungen zu beaufschlagen.

Bei der Probe P2xx liegt die Pulsbreite aus Vorder- und Rückflanke bei 1,2 ns/3,5 ns und damit im Bereich der statischen Störschwelle. Bei der Probe P3xx liegt die Pulsbreite aus Vorder- und Rückflanke mit 1 ns/20 ns ebenfalls im Bereich der statischen Störschwelle. Bei einem Kurzschluss verringert sich die Pulsbreite der Probe P3xx auf 2 ns. Damit liegt die Pulsbreite ebenfalls im Bereich der statischen Störschwelle. Durch interne Einschwingvorgänge verbreitert sich der Störpuls weiter.

Im Bild 7 sind die pingranularen Störschwellen eines ICs dargestellt. Mit etwas vergleichender Erfahrung kann man erkennen, welche Pins extrem anfällig sind. Exponierte Pins sollten > ±15 V Störschwelle der Low-Impedanz-Quelle aushalten und > ± 150 V der High-Impedanz-Quelle.

Die Simulation mit IC-Testpulsen

Zur Abschätzung der beschriebenen Testpulse lassen sich die Simulationsmodelle der Testpulse (Stimuli) nutzen [2]. Damit ist jeder Hersteller von ICs oder ASICs in der Lage, sich mit der vorgeschlagenen Testmethode auseinander zu setzen. Interessant ist, was im Inneren der ICs während der Störbeeinflussung passiert und welche Schaltungsteile in welcher Form beeinflusst werden. Dabei spielen interne parasitäre Elemente wie Leitungsinduktivitäten, parasitäre Kapazitäten und natürlich die realen Schutzstrukturen, die nur der IC-Hersteller kennt, eine wesentliche Rolle.

Bei der Fehleranalyse spielen neben der Signalverfälschung auch Störvorgänge im internen Versorgungssystem eine entscheidende Rolle. Externe Signalverfälschungen lassen sich mit verschiedenen Designmaßnahmen wie Telegrammwiederholungen oder Fehlerkorrektur kontrollieren. Nicht kontrollieren lässt sich, wenn das Störereignis dazu führt, dass ein Teil der internen Versorgung zusammenbricht oder ins Schwingen gerät. Damit wird die Gesamtfunktion des ICs beeinträchtigt.

Bei einer Prüfspannung von 100 V entsteht im IC die Störspannung V(int) (Bild 4). Über die Schutzdiode D1 fließt der Strom I(D1). Der Strom lädt die Corekapazität um. Es entsteht im Inneren des ICs ein Einschwingvorgang auf dem Versorgungssystem V(Vdd-Core, Vss-Core). Die Corespannung bricht dabei von 3,3 V auf 1,8 V ein und kann zum Ausfall des ICs führen.

Im Bild 9 ist das LTSpice-Modell der Low-Impedance-Probe P201 /2/ an das Vdd-Pin der IC-Ersatzschaltung angeschlossen. Der Stützkondensator C1 wurde entfernt und durch die Probe P201 ersetzt. Weiterhin wurde das Versorgungssystem mit der Induktivität L6 entkoppelt. In der Probe P201 wurde eine Störspannung von -10 V eingestellt. Der Störvorgang erzeugt am Vdd-Pin einen Spannungseinbruch bis -4 V (Bild 12). Der Störstrom fließt hauptsächlich über die Power-Clamp D3 und die Core-Kapazität C2 zu Vss ab. Dabei bricht die Corespannung V(Vdd-Core, Vss-Core) bis auf -1,2 V ein. Die Funktion des ICs wird mit Sicherheit gestört.

Im Bild 10 ist das LTSpice-Modell /2/der High-Impedance-Probe P301 an den Eingang einer vereinfachten IC-Ersatzschaltung angeschlossen. Der Eingang besteht aus den Schutzdioden D1 und D2, die mit dem Vdd und Vss-System des ICs verbunden sind. Den Core des ICs verkörpert die Ersatzkapazität C2 (100 pF). Die wichtigsten Schaltungselemente werden durch L1 bis L4 und R1 bis R5 und D1 bis D3 realisiert. Die Power-Clamp D3 schützt den Core vor Überspannung.

Aus der Verbindung von LTSpice Simulation und Tests mit realen ICs und Probes (P201 und P301) sind effiziente Entwicklungswerkzeuge vorhanden, die EMV-Eigenschaften von ICs zu untersuchen und zielgerichtet zu verbessern. Durch die Verfügbarkeit der LTSpice-Modelle der Testgeneratoren wird der Zugang für die IC-Hersteller zum beschriebenen Testverfahren vereinfacht. In der Zukunft sollte es möglich sein, die EMV-Eigenschaften schon zu Entwicklungsbeginn von ICs spezifizieren zu können.

Literatur

[1] ELEKTRONIKPRAXIS 19/2016, S.78 f.

[2] LTSpice-Simulationsmodelle für IC-Testpulse P201 / P301: https://langer-emv.com/de/category/simulation/76

(ID:44313140)