Störfestigkeit untersuchen Vom Gerätetest zu einem IC-Testsystem, Teil 1

Redakteur: Dipl.-Ing. (FH) Hendrik Härter

Die EMV-Anforderungen einzuhalten ist eine anspruchsvolle Aufgabe für den Entwickler. Im ersten Teil unserer Serie zeigen wir, wie die Störfestigkeit auf dem Niveau eines ICs untersucht wird.

Anbieter zum Thema

In unserem Artikel zeigen wir, wie sich die Störfestigkeit auf dem Niveau eines ICs untersuchen lässt.
In unserem Artikel zeigen wir, wie sich die Störfestigkeit auf dem Niveau eines ICs untersuchen lässt.
(Bild: Tomizak, pixelio.de)

Die EMV-Anfroderungen einzuhalten gestaltet sich als eine immer anspruchsvollere Aufgabe. Dabei muss der Entwickler besonders auf die Störfestigkeit achten. Durch die erhöhten Anforderungen an die Störfestigkeit werden erhebliche zusätzliche Kosten bei der Geräteentwicklung und bei den Herstellungskosten verursacht. Mit Störfestigkeitstests an ASICs und ICs lässt sich gegensteuern. Aus den Ergebnissen der Störfestigkeitstests kann eine Vorselektion der ICs und ASICs für die Baugruppenentwicklung getroffen werden. Außerdem fließen die aus den Störfestigkeitstests resultierenden Erkenntnisse in die IC- und ASIC-Entwicklung ein und Entwickler können die Bauteile optimieren.

Bildergalerie
Bildergalerie mit 11 Bildern

In der Industrie werden bereits Testverfahren eingesetzt, um die Störfestigkeit von ICs und ASICs zu beurteilen. Das Konzept des Testverfahrens besteht darin, dass direkt an den Pins des zu testenden ICs Störimpulse angelegt werden. Die Form und Amplitude der Störpulse sind so gewählt, dass sie den Störbeeinflussungen entsprechen. Die Beeinflussung liegt typischerweise direkt an den Pins des ICs an, wenn ein Gerät einem genormten Störfestigkeitstest unterzogen wird oder sich in gestörter Umgebung befindet. Technische Ausrüstungen, Anlagen und Geräte werden im Betrieb hauptsächlich von pulsförmigen Störsignalen beaufschlagt. Entsprechend bilden die genormten Gerätetests beispielsweise die Funkenbildung an Schaltkontakten (Burst) oder elektrostatische Entladung (ESD) nach.

Störfestigkeit auf IC-Niveau untersuchen

Betrachtet wird dabei die Störfestigkeit im aktiven Betrieb, also das Verhalten von spannungsversorgten ICs, die ihre Funktion ausführen. Das Kriterium zum Bestehen des Tests ist die ungestörte Funktion. Infolge des Gerätetests oder Umgebungseinfluss an den ICs treten Spannungen und in deren Folge Ströme auf, die deutlich über den spezifizierten Maximalwerten der ICs liegen. Die Untersuchung der Störfestigkeit auf IC-Niveau hat den Vorteil, dass die Einflüsse des Gerätedesigns auf die EMV beispielsweise die Gestaltung des Leiterplattenlayouts, die Art und Belegung der Steckverbinder oder die Gehäusekonstruktion nicht betrachtet werden müssen.

Auch sind bei direkten IC-Störfestigkeitstests die parasitären Effekte weniger ausgeprägt als bei einem Gerätetest. Dadurch lassen sich die Testergebnisse besser reproduzieren. Mit einem speziellen Testsystem lässt sich die Störfestigkeit von ICs untersuchen.

Störfestigkeitstests mit pulsförmigen Störgrößen

Störfestigkeitstests mit pulsförmigen Störgrößen sind vor allem in technischen Anlagen und Geräten verbreitet. Die Prüflinge sind in ihrem Einsatzgebiet ebenfalls pulsförmigen Störgrößen ausgesetzt. Durch die Vernetzung und Zunahme elektronischer Produkte müssen die Geräte hinsichtlich der Störfestigkeit robust sein. Die Störpulse der relevanten Gerätetests für die Störfestigkeit (Burst- und ESD-Test) werden in den Normen beschrieben: IEC 61000-4-4 – Fast Transient Immunity Test (Burst).

Aus einem Quellwiderstand von 50 Ohm werden Pulse von mindestens ±2 kV mit einer Vorderflanke von 5 ns und einer Rückflanke von 50 ns (halbe Amplitude) an das Gerät angelegt. Aus diesen Pulsen setzen sich Burst-Pakete zusammen (Bild 1). IEC 61000-4-2 – Electrostatic Discharge Immunity Test (ESD). Aus einem Quellwiderstand von 330 Ohm werden Pulse von mindestens ±6 kV mit einer Vorderflanke von 0,7 ns und einer Rückflanke von 5 ns (halbe Amplitude) an das Gerät angelegt (Bild 2).

Wie eine Störung beim Gerätetest wirkt

Ein Gerät wird zum Nachweis der Störfestigkeit oder auch im bestimmungsgemäßen Einsatz mit pulsförmigen Störgrößen beaufschlagt. Dabei gibt es zwei grundsätzliche Wirkmechanismen, die einzeln betrachtet werden, jedoch gleichzeitig auftreten.

1. Magnetfeld-Kopplung: Der am Gerät anliegende primäre Störimpuls (ESD-Puls oder Burst) der Spannung u(t) bewirkt einen durch das Gerät fließenden Störstrompuls i(t) (Bild 3). Um den vom Störstrom i(t) durchflossenen Leiter bildet sich das Störmagnetfeld H(t). Je geringer die Impedanz im Primärkreis ist, umso höher ist der Stromfluss und damit das H-Feld. Die Feldstärke ergibt sich im Idealfall für den geraden Leiter aus (r Abstand).

(1)
(1)

Das Störmagnetfeld durchdringt das Gerät und die darin befindlichen Leiterkarten und Bauteile. Auf den Leiterkarten oder in den Bauteilen befinden sich Leiterschleifen, in denen das Störmagnetfeld über die Induktivität L eine sekundäre Störspannung u_sec(t) induziert: u_sec(t) = -L*di/dt (2). Diese Störspannung liegt beispielsweise an einem IC-Pin oder in einem IC an und kann im IC zum Fehlverhalten führen. 2. E-Feld-Kopplung: Der am Gerät anliegende primäre Störimpuls (ESD-Puls oder Burst) der Spannung u(t) bewirkt im Gerät einen Spannungsabfall über die Baugruppe. Aus der Spannungsdifferenz entlang der betrachteten Geometrie ergibt sich ein elektrisches Feld E(t).

Bildergalerie
Bildergalerie mit 11 Bildern

Hohe Impedanz und hohe Spannungsdifferenz

Je höher die Impedanz des primären Strompfads ist, umso höher ist die Spannungsdifferenz und damit das entstehende E-Feld. Das Feld überträgt die Störung über kapazitive Kopplung als Verschiebestrom i(t) in sekundäre Schleifen wie Signalleitungen oder IC-Pins. Dieser Vorgang lässt sich durch eine Koppelkapazität C, die im fF-Bereich liegt, beschreiben. Am Innenwiderstand der sekundären Schleife entsteht durch den kapazitiv eingekoppelten Strom i(t) eine Störspannung. Die Störspannung kann an einem IC-Pin anliegen und den IC beeinflussen: Verschiebestrom i(t) = C * du/dt (3). In beiden Fällen, durch Magnetfeld und E-Feld verursachte Kopplung, wird beim Übergang vom primären Störkreis in den sekundären Wirkungskreis die Störgröße um einen Faktor (Gerätefaktor) verringert und liegt an der aktiven Elektronik an.

Die bei einem ESD-Gerätetest üblichen Störspannungen von 6 kV reduzieren sich abhängig von der Impedanz im primären und im sekundären Störkreis auf eine Spannung von 0,1 V bis mehrere 100 V. Auf der Leiterplatte bestückte ICs sind den störungsgetriebenen Magnetfeldern H(t) und E-Feldern E(t) ausgesetzt. Die magnetische Flussdichte Bst(t) durchdringt kleinste Leiterschleifen, beispielsweise zwischen einem IC und einem angeschlossenen Stütz-Kondensator. In der Leiterschleife wird durch den magnetischen Fluss Φ eine Spannung Ust induziert.

(Formel 4)
(Formel 4)

Ust = dΦ/dt (Formel 5). Die Spannung Ust treibt einen Störstrom in den IC hinein. Die Impedanz der Störquelle ist niedrig. Grund ist die Leiterschleife. Das kann zu hohen Strömen Ist(t) führen.

Die E-Feldeinkopplung in ICs

Die elektrische Feldstärke E(t) bzw. der auf die Leiterfläche bezogene Verschiebestrom D(t) (Bild 6) erzeugt im Leiter einen Störstrom Ist(t). Er bewirkt auf der Leiterfläche eine Spannungsanhebung Ust (t). Diese Spannungsanhebung kann logische Signale verfälschen, die auf der Leitung übertragen werden. Der Verschiebestrom Ist(t) kann auch in ICs einfließen und weitere Störvorgänge auslösen. Die Störquelle „Elektrisches Feld“ besitzt eine hohe Impedanz. Die folgenden Simulationen (Bild 7 bis Bild 12) zeigen die prinzipiellen Verhältnisse. Im Bild 7 wird der erzeugte ESD-Pulse stark vereinfacht realisiert. Die Ersatzschaltung basiert auf Bild 4.

Bildergalerie
Bildergalerie mit 11 Bildern

Um die Störspannung am IC abzuschätzen, wird ein positiver Störpuls der Amplitude 6 kV als Kontaktentladung in den primären Störkreis eingespeist (Bild 7). An der primären Impedanz R1 (Ableitweg Bild 4) entsteht eine Störspannungsspitze Ust von 1,4 kV. Durch kapazitive Kopplung (Elektrisches Feld) über C1 liegen an einem hochohmigen IC-Pin immer noch eine Störspannung von 13,5 V an. Die Impedanz des primären Störkreises kann deutlich größer als 1 kOhm sein, so dass Störspannungen am IC-Pin den Wert von 100 V überschreiten können. Damit werden die im Datenblatt angegebenen Maximum Ratings von ICs deutlich überschritten.

Die verschiedenen Kopplungsarten

Die Art der Kopplung ist weiterhin abhängig vom Verhältnis der Quellimpedanz zur Lastimpedanz, also zur Eingangsimpedanz des ICs. Bei der E-Feld-Kopplung und einer Flankensteilheit von 1 ns ergibt sich eine Übertragungsfrequenz von maximal 1 GHz. Vorerst wird angenommen, dass die Koppelkapazität C1 = 1 pF ist. Sie hat dann eine Impedanz X von 159 Ohm. Wenn der Eingangswiderstand des ICs bei einem Wert von 10 kOhm liegt, ist er viel größer als der Quellwiderstand (Impedanz von C1). Daraus folgt, dass der an R2 (am IC) anliegende Störpuls die gleiche Kurvenform hat wie der primäre Störpuls. Es ergibt sich eine proportionale Spannungsteilung mit dem kapazitiven Teiler C1 und C2. Ri des IC >> XC1.

Völlig andere Verhältnisse ergeben sich, wenn die Lastimpedanz geringer ist als die Quellimpedanz. Im folgenden Beispiel ist R2 = 100 Ohm, C1 = 10 fF. Ri des IC < Xc1. Unter diesen Bedingungen liegt der primäre Störpuls differenziert am IC an (Bild 9, Bild 10).

Bei der H-Feld Kopplung sind die Verhältnisse genau umgekehrt. Ric >> Xss wird differenziert, ist Ric < Xss wird stromgeteilt. Die Zusammenfassung der Koppelmechanismen ist im Bild 11 dargestellt. Bei der H-Feld-Kopplung wird das Trafoersatzschaltbild mit Hauptinduktivität (Lh) und Streuinduktivität (Ls) zugrunde gelegt.

(ID:44253712)