Schaltungstipp

Vierkanaliges 24 Bit Datenerfassungssystem mit Abtastraten von 156 kSample/s

| Autor / Redakteur: Michael Clifford * / Kristin Rinortner

Bild 1: Vier ADC-Modelle AD7765 in einer Daisy-Chain-Konfiguration für simultane Abtastung (Vereinfachte Blockschaltung. Dargestellt sind nicht alle Verbindungen, auch die Entkopplung ist nicht gezeigt.)
Bildergalerie: 1 Bild
Bild 1: Vier ADC-Modelle AD7765 in einer Daisy-Chain-Konfiguration für simultane Abtastung (Vereinfachte Blockschaltung. Dargestellt sind nicht alle Verbindungen, auch die Entkopplung ist nicht gezeigt.) (Bild: Analog Devices)

In diesem Schaltungstipp stellen wir ein vierkanaliges, simultan abtastendes Datenerfassungssystem mit großem Dynamikbereich und hoher Übersprechdämpfung zwischen den Kanälen vor. Das System kann mit flexiblen Abtastraten arbeiten, verfügt über einfache Schnittstellen für die Anbindung an DSP oder FPGA und benötigt ein Minimum an externen Bauteilen.

Die in Bild 1 vorgestellte Schaltung eines 4-Kanal-Datenerfassungssystems mit Abtastraten von 156 kSample/s pro Kanal enthält vier 24 Bit Sigma-Delta-A/D-Wandler des Typs AD7765 in Daisy-Chain-Konfiguration zur Minimierung der Verbindungen zum digitalen Host.

Aufgrund der integrierten differenziellen Ein/Ausgangsverstärker und Referenzpuffer der A/D-Wandler reduziert sich die Anzahl der externen Bauteile signifikant.

Mit dem 24 Bit Sigma-Delta-A/D-Wandler des Typs AD7765 in einer simultan abtastenden Konfiguration ergeben sich nachfolgend aufgeführte Vorteile:

  • Höhere Übersprechdämpfung zwischen den Kanälen als bei Lösungen mit mehreren 24 Bit ADC auf einem Chip.
  • 112 dB Dynamikbereich bei 156 kSample/s.
  • Anpassbar an größere oder kleinere Kanalzahlen.
  • Möglichkeit zur getrennten SYNC-Ansteuerung (kann phasenverschoben sein).
  • Zwei Dezimierungsraten (128 und 256) und flexibler Abtasttakt für große Eingangsbandbreitenbereiche.

Schaltungsbeschreibung des 24 Bit Datenerfassungssystems

Alle vier A/D-Wandler AD7765 werden mit einem gemeinsamen Abtasttakt (MCLK), Synchronisationssignal (SYNC) und Reset-Signal (RESET) getaktet (Bild 1). Eine gemeinsame 4,096-V-Referenzspannung, zur Verfügung gestellt vom ADR444 mit der Schaltung in Bild 5, wird mit Hilfe einer Stern-Punkt-Konfiguration an jeden AD7765 angelegt (jeder A/D-Wandler hat einen internen Referenzpuffer).

Beim Einschalten erhalten alle Bauteile einen RESET-Puls (die minimale Low-Zeit des Pulses ist 1 × MCLK-Periode). Die steigende Flanke des RESET-Pulses (die den ADC aus dem Reset-Zustand bringt) wird mit der fallenden Flanke des MCLK-Pulses synchron an jeden AD7765 angelegt. Dann erfolgt ein SYNC-Puls (minimale Low-Zeit 4 × MCLK-Periode) an alle AD7765-Wandler. Das SYNC-Signal verhält sich als Gate des Digitalfilters im AD7765 (wenn es auf logisch Low liegt). Bei der ersten fallenden Flanke von MCLK, nach der SYNC auf logisch High zurückkehrt, beginnt das Digitalfilter mit der internen Verarbeitung von Samples.

Die SYNC-Funktion bietet zweierlei:

  • 1. Sie liefert einen diskreten Zeitpunkt für jeden AD7765 zum Start der Verarbeitung von Samples.
  • 2. Sie stellt sicher, dass der Datenausgang am SDO-Pin jedes Bauteils synchron ist (die fallende FSO-Flanke jedes ADC wird synchronisiert) wie in Bild 2 gezeigt.

Bild 2: Oszilloskopbild von FSO für alle vier AD7765-Kanäle, simultan abtastend mit einer Ausgangsdatenrate von 156 kSample/s
Bild 2: Oszilloskopbild von FSO für alle vier AD7765-Kanäle, simultan abtastend mit einer Ausgangsdatenrate von 156 kSample/s (Bild: Analog Devices)

Nachdem alle Bauteile synchronisiert sind, können alle ADC konfiguriert werden. Der Betrieb in einer Daisy-Chain-Konfiguration setzt voraus, dass alle A/D-Wandler die gleiche Dezimierungsrate (gesteuert über Pin 18) und Power-Mode-Einstellungen (gesteuert durch Schreiben in die Steuerregisteradresse 0x0001) haben. Dies stellt sicher, dass die Daten von jedem Bauteil simultan ausgegeben werden.

Um in alle vier Bauteile der Kette zu schreiben, wird ein gemeinsames FSI-Signal (Frame Sync Input) an alle Wandler gelegt. Ein Schreibvorgang auf den AD7765 besteht aus 32 Bit (16 Adressbits, 16 Registerbits). FSI ist für das Framing der Daten zu den Bauteilen zuständig. Zum Schreiben in alle vier Bauteile wird der SDI-Eingang zur Kette mit einem einzigen Daten-Schreibbefehl geladen – wenn z.B. FSI Low-Potenzial annimmt, werden 32 Bit in den SDI (Serial Data Input) des AD7765 geschrieben (4).

Das hier gezeigte Beispiel arbeitet in der normalen Betriebsart im Mode „Dezimierung durch 128“ (maximale Ausgangsdatenrate von 156 kSample/s).

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 30170540 / Analog)