Das Projekt EuRISCOSi

Ultraschneller RISC-basierter Operationsknoten in bipolarer SiGe-Technologie

| Autor / Redakteur: Prof. Dr.-Ing. Gerald Kell * / Johann Wiesböck

Bild 1: Prof. Dr.-Ing. Gerald Kell präsentierte einen ersten Signalgenerator auf der Hannover Messe 2016
Bild 1: Prof. Dr.-Ing. Gerald Kell präsentierte einen ersten Signalgenerator auf der Hannover Messe 2016 (Bild: THB)

Das BMBF-geförderte Projekt EuRISCOSi soll unter anderem eine Standardzellen-Bibliothek für Taktfrequenzen bis 35GHz hervorbringen. Ziel ist der Entwurf von ultraschnellen ASICs für die Digitaltechnik. Technologische Basis sind SiGe-Transistoren mit Transitfrequenzen bis 500GHz.

Ziel des Projekts EuRISCOSi ist eine deutliche Beschleunigung technischer Abläufe in Systemen zur Informationserfassung, -verarbeitung, -speicherung und -übertragung. Dies soll durch die Entwicklung ultraschneller Operationsknoten erreicht werden, die gegenüber den aktuellen Chips in CMOS-Technologien bis zu zehnfach schnellere Arbeitsgeschwindigkeiten bewältigen.

Wissenschaftlich-technisches Ziel ist die Erarbeitung einer Entwicklungsplattform für Systemkomponenten, die mit Taktfrequenzen bis zu 35GHz eigenständig oder in der Peripherie eines Prozessorkerns arbeiten können und die weit über die Echtzeit-Fähigkeiten von bekannten Bausteinen in der meist verwendeten CMOS-Technik hinausgehen. Eine solche Entwicklungsplattform ermöglicht es, digitale Systeme für sehr hohe Taktfrequenzen zu entwerfen.

Auf der diesjährigen Hannover Messe zeigte die Technische Hochschule Brandenburg (THB) den Prototyp eines speziellen Signalgenerators, der zur Synthese beliebiger Signalformen verwendbar ist. Er besteht im Wesentlichen aus einem PLL-stabilisierten Taktgenerator für den Frequenzbereich von 2 bis 10 GHz, einem RAM-Speicherblock, der mit eben diesen Taktfrequenzen abgerufen werden kann, und einem 8-Bit-DAC für die analoge Signalausgabe.

Der vorgestellte ASIC trägt die Bezeichnung RAMDAC und ist als prototypisches Beispiel im Rahmen des BMBF-geförderten Projekts EuRISCOSi zu verstehen, in dem es unter anderem um den Entwurf einer praktikablen Standardzellen-Bibliothek für Taktfrequenzen bis 35GHz geht. Möglich wird dies durch den Einsatz der innovativen SiGe-Technologie SG13S der IHP GmbH aus Frankfurt/Oder.

Das Kürzel EuRISCOSi wurde aus dem Titel „Erweiterbarer ultraschneller RISC- basierter Operationsknoten mit bipolarer SiGe-Technologie“ abgeleitet. Dieser Titel soll aufzeigen, dass gegen Ende des Projekts Strukturen bis hin zu einfachen Prozessorarchitekturen mit reduzierten Befehlssätzen entwickelt werden sollen.

Gatter-Verzögerungszeiten von 6ps und Taktfrequenzen bis 35GHz

Ebenso wurde mit dem Titel zum Ausdruck gebracht, dass für die Schaltfunktionen bipolare Transistoren zum Einsatz kommen. Denn nur so lassen sich Gatter-Verzögerungszeiten herab bis zu 6ps und Taktfrequenzen bis zu 35GHz erreichen. Zur Veranschaulichung: Eine Signalverzögerung von 6ps entsteht bereits, wenn ein Signal über eine 1,2mm lange typische elektrische Leitung transportiert wird!

Schaltgeschwindigkeiten der genannten Größenordnung sind in den Marktüblichen CMOS-Techniken nicht mehr erreichbar. Deshalb wurde im vorgestellten Projekt auf die ECL/CML-Technik zurückgegriffen und eine Library mit dem Namen Common_ECL ins Leben gerufen. Die hierin verwendeten Transistoren in der SiGe-Technologie weisen Transitfrequenzen bis zu 500GHz auf.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44173454 / FPGA)