Altera Transceiver-basierte FPGAs

Redakteur: Holger Heller

Mit den PLDs der Arria-GX-Reihe bietet Altera Transceiver-basierte FPGAs an, die für Standards wie PCI Express (PCIe), Gigabit Ethernet (GbE) und Serial RapidIO (SRIO) mit Datenraten

Anbieter zum Thema

Mit den PLDs der Arria-GX-Reihe bietet Altera Transceiver-basierte FPGAs an, die für Standards wie PCI Express (PCIe), Gigabit Ethernet (GbE) und Serial RapidIO (SRIO) mit Datenraten bis zu 2 GBit/s optimiert wurden.

Diese Standards etablieren sich gerade als wesentliche Protokolle in vielen Applikationen und Märkten. Zu den wichtigsten Merkmalen der Arria-GX-Familie zählt die Stratix-II-GX-Transceiver-Technologie, Flipchip-Gehäuse für hohe Signalintegrität, Software-Tools und verifizierte IP-Cores. Mit Alteras PLD-Design-Software Quartus II in der neuen Version 7.1 können Entwickler ihre Designs sofort beginnen.

Die Arria-GX-Familie besteht aus fünf Bausteinen mit Komplexitäten von 21.580 bis zu 90.220 Logikelementen (LEs), bis zu 4,5 MBit Embedded-Speicher und bis zu 176 Multiplizierern. Die Bausteine werden im 90-nm-Prozess bei TSMC gefertigt. Die Familie adressiert laut Ro Chawla, Senior Product and Corporate Marketing Manager bei Altera, den Markt für Low-Cost-FPGAs mit Transceiver-Funktionen in Kommunikations-, Computer-, Speicher- und Industrie-Anwendungen.

„Was die Arria-GX-Bausteine von Wettbewerbsprodukten im Markt unterscheidet, ist nicht ein spezielles Merkmal, sondern die Kombination mehrerer Eigenschaften“, so Chawla, „die Kunden bekommen ein zuverlässiges Produkt auf der Basis einer bewährten Transceiver-Technologie bzw. eines eingeführten Prozesses, und im Hinblick auf höchste Signalintegrität sind alle Mitglieder in Flipchip-Gehäusen verfügbar.“

Für hohe Signalintegrität ausgelegt

Die Bausteine bieten bis zu 12 Vollduplex-Transceiver-Kanäle, die für die Implementierung von PCIe-, GbE- und SRIO-Protokollen optimiert sind. Durch die Flipchip-Gehäuse kann die Signalintegrität gegenüber Gehäusen mit Draht-Bonding verbessert werden, wenn Transceiver mit Speicher-Schnittstellen kombiniert werden. Zu den Arria GX-FPGAs gehört eine Design-Umgebung mit Software-Tools, Charakterisierungs-Reports, Referenzdesigns und verifizierten IP-Cores, die den Kompatibilitäts- und Interoperabilitäts-Anforderungen genügen.

Darüber hinaus ist auch ein Entwicklungskit für PCIe x1 und x4, SRIO und GbE verfügbar. Entwickler können sofort mit dem Design beginnen, indem sie die Quartus-II-Entwicklungssoftware v7.1 herunterladen und installieren. Die Software lässt sich problemlos mit Synthese- und Simulations-Tools von Third-Party-Anbietern integrieren.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

(ID:210477)