So implementieren Sie einen Host-Memory-Buffer für SSDs

Für Entwickler von SSDs (Solid-State-Drives) ist das Erzielen von guten Benchmarks ein Alptraum. Speziell bei Architekturen ohne externes DRAM schränkt die Speichergröße des SSD-Controllers die Leistung ein, da hier im Gegensatz zu Modellen mit DRAM zwei Zugriffe auf den NAND-Speicher nötig werden können. Aber können auch bei DRAM-losen SSDs schnellere Speicherzugriffe ohne Zusatzkosten erreicht werden?

Dies ist möglich, sobald die SSDs auf PCI-Express (PCIe) als Übertragungskanal setzen. PCIe Gen3 ist Teil der NVMe-(Non-Volatile-Memory Express)-Spezifikation, die es dem Controller ermöglicht, einen Teil des Hostspeichers für sich zu reservieren (Host-Memory-Buffer / HMB). Dort kann dann die Mapping-Tabelle des File-Translation-Layers (FTL) in Form von L2P-Cache-Einträgen abgelegt werden. Dies macht ähnliche Zugriffsgeschwindigkeiten wie bei Architekturen mit DRAM möglich.

Erfahren Sie im englischsprachigen Whitepaper, 

• wie die Kommunikation zwischen Host und SSD-Controller für eine erfolgreiche Reservierung des Host-Memory-Buffers (HMB) abläuft,
• welches die praktikablen Grenzen für die bevorzugte Größe des HMB sind,
• wie die Beschreibungsliste des Hostspeichers aussieht, und wie man aus physikalisch nicht kontinuierlichen Segmenten trotzdem einen logisch linearen Speicher bilden kann,
• wie Sie bis zu 85 Prozent des idealen Leistungswertes erreichen,
• wie Sie die SSD-Leistung evaluieren.

Wir freuen uns über Ihr Interesse am Whitepaper! Mit nur einem Klick auf den Button können Sie sich das Whitepaper kostenfrei herunterladen. Interessante Einblicke wünscht Ihnen Ihr ELEKTRONIKPRAXIS-Team.