Sichere Datenübertragung auf Leiterplatten

| Autor / Redakteur: Dirk Müller * / Gerd Kucera

Die Simulation der Protokolle

Die Simulationswerkzeuge von Cadence verfügen über Compliance Kits für Standards wie PCI Express. Mit einem solchen Kit kann die Signalübertragung auf der Leiterplatte geprüft und nachgewiesen werden, ob sie dem PCI-Express-Standard entspricht.

Mit der Sigrity-Software SystemSI Serial Link Analysis lässt sich die Signalqualität auf einer Übertragungsstrecke auf dem PCB automatisch gegen die Vorgaben aus den Normen prüfen. Als Empfänger kann ein Modell eingebunden werden, das exakt den Standard nachbildet.

Mit dem blockbasierten Editor ist es schnell möglich die beteiligten Bauteile und Alternativen in der Simulation zu ändern. Aus der Bibliothek werden mitgelieferte Modelle zum verwendeten Industriestandard oder Modelle von realen Bauteilen ausgewählt und zugewiesen. Mit einer einzigartigen Simulation im Frequenzbereich, Zeitbereich und statistischer Analyseverfahren ist die Konformität mit dem Standard und der Datendurchsatz zuverlässig vorhersagbar.

Unterschiedliches Verhalten durch die Verwendung von Bauteilen verschiedener Hersteller wird somit vorausgesehen. Die Tools von Sigrity nutzen das DesignIP der Standardschnittstellen für die Chip-Entwicklung als Basis für die Simulationsmodelle. Damit sind das Verhalten der Modelle und das der echten ICs identisch.

Durch die Kombination aus 3D Full Wave- und Hybrid-Simulation werden Effekte wie Verluste, Reflexionen, Übersprechen und Simultaneous Switching Outputs (SSO) bei realistischen, nicht-idealen Spannungsversorgungen des Gesamtsystems berücksichtigt.

Die Analyse der Bit-Error-Rate (BER) sagt aus, wie viele Lesefehler am Empfänger zu erwarten sind. Bei vielen Bit-Fehlern legt das Protokoll fest, dass die Datenübertragungsrate in Schritten solange reduziert wird, bis die BER eine sicherere Übertragung gewährleistet.

Dieses Verhalten ist oft nicht erwünscht, da die Schnittstelle zwar funktioniert, aber der Durchsatz nur die Hälfte, ein Viertel oder ein Achtel des maximalen Durchsatzes beträgt.

Nach der Channel-Analyse kann zudem überprüft werden, ob sich die Werte für Jitter und Dämpfung im Augendiagramm noch innerhalb der Spezifikation befinden. Dies gibt Hinweise auf die Ursachen der schlechten Übertragung. Die Simulationsergebnisse haben die Qualität eines virtuellen Compliance Checks.

Die Analyse der Protokolle

Mit einem Protokoll-Analysator kann am fertigen Gerät das Protokoll auf der Datenübertragungsstrecke analysiert werden. Hierzu wird der Messkopf (Interposer) entweder zwischen die Übertragungsstrecke gesteckt (beispielsweise bei Speicherbänken oder USB-Buchse) oder es werden hochpräzise Messleitungen auf jede Leitung der Schnittstelle auf dem PCB gelötet.

Im Betrieb kann die Kommunikation auf den Leitungen gemessen werden, ohne die physikalischen Eigenschaften der Übertragungsstrecke zu beeinflussen. Die Signalpegel werden in Echtzeit ausgewertet und der Datenstrom gespeichert.

Mit spezieller Software für das jeweilige Übertragungsprotokoll werden die Kommunikationspakete aufgeschlüsselt und verständlich dargestellt. Es ist leicht zu sehen, an welcher Stelle in der Kommunikationskette es zu Problemen kommt, weil das Protokoll verletzt wurde. Diese Erkenntnisse ermöglichen Rückschlüsse auf die Fehlerquelle. Im Protokoll ist zum Beispiel festgelegt, dass es zu Beginn 1000 Werte zur Synchronisierung gibt. Werden diese nicht eindeutig erkannt, ist die Übertragungsstrecke gestört und das Protokoll regelt dann die Geschwindigkeit herunter.

Probleme treten aber auch nach längerem Betrieb auf. Ein Protokoll-Analysator kann die hohen Datenmengen in Echtzeit aufzeichnen und es können Trigger-Punkte definiert werden. Tritt ein Fehler am Trigger-Punkt auf, wird nur der Bereich des Datenstroms gespeichert, der sich kurz vor und nach dem Fehler ereignet hat.

Der Protokoll-Analysator kommen zum Einsatz, wenn die Schnittstelle nicht wie erwartet funktioniert. Werden Geräte unterschiedlicher Hersteller zusammengeschaltet, behauptet im Fehlerfall jeder Beteiligte sich an die Standards gehalten zu haben. Funktioniert die Schnittstelle trotzdem nicht oder die Datenübertragung ist zu langsam und fehlerhaft, kann mit einem Protokoll-Analysator die Ursache nachgewiesen werden.

Hierbei macht es einen großen Unterschied, ob die Fehler im Labor bei den ersten Prototypen auftreten oder erst im Feld bei Hunderten von Endkunden. Bei Fehlern im Feld kommen schnell neben der Fehlersuche die Schuldzuweisung und die Frage der Kostenübernahme. Generell gilt es, High-Speed-Schnittstellen zu planen und bereits das Leiterplatten-Design so zu gestalten, dass Signal- und Power-Integrität gewährleistet sind.

* Dirk Müller ist Geschäftsführer bei FlowCAD in Feldkirchen.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 44885056 / Leiterplatten-Design)