Analog Devices

SHARC-DSPs für Anwendungen mit präziser Fließkomma-Verarbeitung erweitert

07.04.2010 | Redakteur:

Andrew Lanfear, Analog Devices: Leistungsfähigere SHARC-DSPs vorgestellt
Andrew Lanfear, Analog Devices: Leistungsfähigere SHARC-DSPs vorgestellt

Analog Devices (ADI) erweitert mit den DSP-Serien SHARC 2148x/2147x sein Angebot an 32-Bit-Fließkomma-DSPs. Sie sind für den Einsatz in tragbaren Geräten mit präziser Fließkomma-Signalverarbeitung auf Einchip-Basis und hohem Funktionsumfang vorgsehen.

Die beiden Serien bieten einen integrierten Speicher mit bis zu 5 MBit. Sowohl bei den leistungsfähigen Modellen der SHARC-2148x-Familie wie auch bei der 2147x-Reihe können Entwickler die Code-Kompatibilität zwischen den einzelnen Prozessormodellen sowie die Entwicklungstools von ADI nutzen.

„Die Verarbeitung von Fließkomma-Zahlenformaten war bisher Spezialsystemen mit genügend Platz auf dem Board für mehrere Prozessoren und externem Speicher vorbehalten“, erklärte Andrew Lanfear, Senior Product Marketing Manager in der Processors-DSP Division bei Analog Devices.

Lanfear weiter: „Inzwischen haben Entwickler, die Produkte für Massenmärkte mit leistungsfähigen Funktionen ausstatten möchten, einen einfacheren und kostengünstigeren Zugang zur Fließkomma-Verarbeitung. Die SHARC-2148x-Reihe bietet sich für HD-Audio- und Heimkino-Systeme sowie für fortschrittliche Industrie-Anwendungen an.“

Hardware-Beschleuniger und DMA-Memory-Mapping

Entwickler tragbarer und/oder batteriebetriebener Systeme nutzen die hohe Genauigkeit der Fließkomma-Verarbeitung z.B. für Mobilgeräte und Anwendungen wie Fahrerassistenzsysteme (ADAS). Die 2147x-Serie eigent sich hier mit Gehäuseabmessungen von 12 mm x 12 mm und einer Leistungsaufnahme von 363 mW.

ADIs SHARC-DSPs wurden um die Reihen 2148x und 2147x erweitert
ADIs SHARC-DSPs wurden um die Reihen 2148x und 2147x erweitert

Die neuen SHARC-Modelle arbeiten mit einer Taktfrequenz von bis zu 266 MHz und enthalten Hardware-Beschleuniger mit unabhängigen Recheneinheiten und DMA-Memory-Mapping. Die DSPs können damit FFT-, FIR- oder IIR-Signalverarbeitungsoperationen im Hintergrund durchführen und Rechenleistung für das Core-Processing zu sparen.

Der benötigte Programmspeicher wird durch die Variable Instruction Set Architecture (VISA) um bis zu 30% gegenüber den Vorgängermodellen reduziert. Dies geschieht durch eine Optimierung in der Codierung des Befehlssatzes.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 342924 / Mikrocontroller & Prozessoren)