Wachsender Markt für offene ISA RISC-V-Verifikation: Imperas baut Partnerschaft mit Valtrix aus

Redakteur: Michael Eckstein

Imperas-Simulationstechnologie und RISC-V-Referenzmodelle jetzt vorintegriert in Valtrix Sting für fortschrittliche RISC-V-Prozessorverifikation verfügbar

Firmen zum Thema

Mit vereinten Kräften: Die hohe Flexibilität der offenen RISC-V-Architektur erhöht die Anforderungen an die verwendeten Verifikations-Tools.
Mit vereinten Kräften: Die hohe Flexibilität der offenen RISC-V-Architektur erhöht die Anforderungen an die verwendeten Verifikations-Tools.
(Bild: Imperas)

Imperas Software, Anbieter von RISC-V-Prozessorverifikationstechnologie, hat eine mehrjährige Vertriebs- und Support-Vereinbarung mit Valtrix Systems geschlossen. Valtrix ist spezialisiert auf Designverifikationsprodukte zum Aufbau funktional korrekter CPU- und System-on-Chip-Implementierungen und adressiert den schnell wachsenden weltweiten Markt für RISC-V-Prozessorverifikation.

Die RISC-V-Verifikation hat 3 Hauptkomponenten: 1) ein zu prüfendes Design, 2) ein Referenzmodell zum Vergleich und 3) Tests zur vollständigen Überprüfung des Designs. In einem Verifikationsplan werden die Ziele in Form von Abdeckungsmetriken und Anforderungen einschließlich asynchroner Ereignisse, Debug-Modi und des Analyse-zu-Auflösung-Prozesses detailliert festgelegt.

Benutzer können jeden Testparameter steuern

Ein wesentlicher Vorteil der Valtrix Sting-Verifikationsumgebung und des Testgenerators ist die einfache Bedienung, einschließlich der Benutzersteuerung für jeden Testparameter, wodurch jede Testbedingung einer bestimmten Testkonfiguration für das zu testende Gerät (Device Under Test, DUT) zugeordnet werden kann.

Da ein Prozessor per Definition eine komplexe Zustandsmaschine mit mehreren Modi ist, hat sich das dynamische Testen als die vertrauenswürdigste Option für gezielte Testsuiten und die Interaktion mit asynchronen Ereignissen erwiesen. Die Hauptaufgabe für DV-Teams besteht darin, Fehler zu analysieren und dann die Testfallszenarien anzupassen, um den zugehörigen Zustandsraum vollständig auf zusätzliche Probleme zu untersuchen.

RISC-V bietet Entwicklern viele Freiheitsgrade

Die Adaption von RISC-V durch SoC-Entwickler wird zum Teil durch die Flexibilität vorangetrieben, die domänenspezifische Funktionen ermöglicht, die fein abgestimmt werden können, um die wichtigsten Anwendungsanforderungen zu erfüllen. Diese Adoptionsdynamik auf der Designseite treibt die SoC-Teams nun dazu, ihre Verifikations- und Testpläne so anzupassen, dass sie auch die kompletten Prozessor-DV-Aufgaben abdecken.

Dies führt zu einer dramatischen Verlagerung der spezialisierten Prozessorverifikationsaufgaben von einigen wenigen Mainstream-IP-Anbietern auf alle SoC-Teams. Dieses Wachstum treibt auch die Effizienzziele zur Verbesserung der DV-Analyse und des Lösungsprozesses voran, um den Zeitplan des Prozessorkerns mit den Zeitplänen des Ziel-SoC-Designs in Einklang zu bringen. Im Durchschnitt ist die Verifikation eines Prozessorkerns um eine Größenordnung komplexer als der Rest des SoCs, der ihn umgibt. Diese Dynamik treibt weltweit den Bedarf an effizienteren RISC-V-Verifikationslösungen voran.

Kundenspezifische Prozessoren für spezielle Anforderungen

„Die Flexibilität von RISC-V hilft uns, domänenspezifische Anforderungen mit kundenspezifischen Prozessoren zu adressieren, die über die Roadmap der Mainstream-IP-Anbieter hinausgehen“, sagt Richard Bohn, Engineering Director bei Seagate Technology, dem weltweit führenden Hersteller von Festplatten. Die Entwicklung eines leistungsfähigen RISC-V-Prozessors, der bei kritischen Workloads eine bis zu dreifache Leistung erreicht, sei keine Kleinigkeit gewesen. „Wir mussten ein Gleichgewicht zwischen den Funktionen und Optionen und den Auswirkungen auf die Verifikation finden. Die kombinierte Lösung aus goldenen Referenzmodellen von Imperas und Valtrix Sting hat uns geholfen, unsere Verifikations- und Zeitplan-Ziele zu erreichen.“

„Idealerweise sollte jeder Test eine klare Pass- oder Fail-Anzeige liefern. Im Fall des RISC-V-Prozessors DV wird dies durch einen Vergleich gegen ein hochwertiges Referenzmodell erreicht“, sagt Shubhodeep Roy Choudhury, Managing Director & Co-Founder, Valtrix. Sting helfe beim Generieren portabler, architektonisch korrekter und selbstüberprüfender Tests, die auf die Corner-Case-Szenarien ausgerichtet sind, indem es den Vergleich des DUT gegen die Ergebnisse des Imperas-Referenzmodells automatisiere.

„Während sich SoC-Verifikationsteams an die Komplexität von DV für einen RISC-V-Prozessor anpassen, sehen wir eine wachsende Nachfrage nach Effizienz, da die Teams ihre Ressourcen über mehrere sich überschneidende Projekte, kontinuierliche Integration und Regressionstests skalieren“, sagt Simon Davidmann, CEO bei Imperas Software Ltd. Mit Valtrix habe man bereits bei vielen Kundenprojekten erfolgreich zusammengearbeitet. „Diese Partnerschaft ist ein reibungsloser Weg für Sting-Anwender zu unserer Simulationstechnologie und den RISC-V-Referenzmodellen.“

(ID:47487609)