Befehlssatzarchitektur RISC-V und sein Potential für den Industriemarkt

Autor / Redakteur: Ted Marena * / Sebastian Gerstl

Auch wenn der Embedded-Markt überwiegend von Intel- und ARM-Cores geprägt ist, versucht sich mit RISC-V eine neue ISA (Instruction Set Architecture) zu etablieren. Der offene Standard der Mikro-Architektur verspricht einen schlanken und stabilen Ansatz für industrielle Systeme, der sich leicht über mehrere Plattformen hinweg portieren lässt.

Firmen zum Thema

M2S025 Creative Board mit LCD, auf dem ein RISC-V-Core arbeitet. Die offene Befehlssatzarchitektur RISC-V verspricht eine schnell anpassbare, leicht zu portierende Architektur-Alternative zu ARM und x86 auch für industrielle Anwendungen.
M2S025 Creative Board mit LCD, auf dem ein RISC-V-Core arbeitet. Die offene Befehlssatzarchitektur RISC-V verspricht eine schnell anpassbare, leicht zu portierende Architektur-Alternative zu ARM und x86 auch für industrielle Anwendungen.
(Bild: Microsemi)

Der Industriemarkt hat viele individuelle Anforderungen, die es in anderen vertikalen Märkten nicht gibt. Dazu gehören lange Lieferverfügbarkeit, lange Produktlebenszyklen und robuste sowie zuverlässige Technologien, nur um einige zu nennen. Bei den Prozessoren für den Einsatz im Industriesegment findet eine wesentliche Veränderung statt, mit der sich Entwickler vertraut machen sollten. In den vergangenen fünf Jahren hat sich Linux zum dominierenden Betriebssystem (OS) für einen wesentlichen Teil von Industriedesigns entwickelt. Releases wie das Linux Yocto Project haben geholfen, neu zu definieren, welche Prozessorarchitekturen Entwickler nutzen können.

Das RISC-V Prozessorökosystem ist ein neuer offener Standard, von dem der Industriemarkt unabhängig davon profitieren kann, ob Linux als OS oder ein Echtzeit-OS eingesetzt wird. Heute ist die überwiegende Mehrzahl von Prozessorarchitekturen eine Variante der Intel x86-Architektur oder ein ARM-Prozessor (hauptsächlich A-Class). Obwohl es unwahrscheinlich ist, dass diese Prozessoren in Zukunft an Beliebtheit verlieren, steht RISC-V bereit, um eine offene Alternative auf einem rapide wachsenden Industriemarkt zu bieten.

RISC-V ist an sich keine neue Prozessorarchitektur, sondern eine neue feste Befehlssatzarchitektur (ISA, Instruction Set Architecture). Um deren breite Nutzung zu ermöglichen, hat die RISC-V Foundation — eine durch ihre Mitglieder gelenkte Non-Profit-Organisation — den Befehlssatz 2014 eingefroren, damit der Markt die Prozessorarchitekturen vorschreiben kann. Die RISC-V Foundation wird von über 100 Mitgliedsunternehmen gelenkt, darunter viele Tier-1 Organisationen, und entscheidet über die künftige Entwicklung von Hardware/Software-Spezifikationen und das Ökosystem. Außerdem treibt sie den Einsatz der RISC-V ISA voran.

Mit der permanent eingefrorenen ISA können Ingenieure jetzt Prozessorarchitekturen implementieren, die auf ihre Anforderungen optimiert sind. Das Design der Mikro-Architektur ist flexibel. So kann man eine Architektur nutzen, bei der manche Operationen in Hardware beschleunigt werden oder einen Prozessor, der für geringen Energiebedarf entwickelt wurde. Alle Varianten sind akzeptabel, da die ISA fest ist. Designs lassen sich sehr einfach entwickeln, da alle Befehle eingefroren sind und Ergänzungen des Standard-Befehlssatzes über Erweiterungen – nicht aber neue ISA-Versionen – für zusätzliche Stabilität in kommenden Designs erfolgen. Diese wenigen Befehle erlauben die Realisierung von einfachen Architekturen, was wiederum zu sehr kosten- und energieeffizienten Prozessoren führt.

Spezielle Vorzüge der RISC-V-ISA

Wie eingangs erwähnt, nutzen die meisten Industriedesigns Linux als Betriebssystem. Wegen dieser Marktverlagerung haben Designer und Architekten die Freiheit, jeden Prozessor zu wählen, auf dem Linux läuft. Darüber hinaus ermöglicht der weit verbreitete Einsatz von Linux die Wahl der ISA sowie die Vereinfachung des Prozessors selbst. Falls der Prozessor Linux unterstützt, sollte er in Betracht gezogen werden.

Mit jeder neuen Version von ARM-Prozessoren neigt der Befehlssatz dazu, zu wachsen. Dies verlangt von neuen Linux-Versionen, dass sie die neueren Architekturen unterstützen. Da die RISC-V ISA eingefroren ist, verläuft die Code-Migration von einem RISC-V Core auf einen anderen wesentlich reibungsloser als die Migration von ARM auf eine andere ISA.

Mit der Vorherrschaft des Betriebssystems Linux kann der Industriemarkt RISC-V schnell als neue offene Standard-Architektur für direkt native Hardware-Implementierungen annehmen. Dies ist einer der Hauptgründe, warum RISC-V für den Industriemarkt attraktiv ist. Allerdings gibt es weitere Faktoren, die RISC-V attraktiver als andere Prozessorarchitekturen machen, selbst wenn man in seinem Design Linux nicht verwendet. Diese lassen sich wie folgt zusammenfassen:

Stabilität — da die ISA fest ist und weniger als 50 Befehle mit mehreren Standard-Erweiterungen enthält, bietet sie eine stabile und saubere Design-Plattform mit klarer und sicherer Trennung zwischen User- und Privileged-Modes. Der Industriemarkt kann von der festen ISA profitieren und für die kommenden Jahre auf diese Konsistenz setzen.

Portabilität — Designs, die eine hohe Stückzahl erreichen könnten, werden von der Portabilität von RISC-V profitieren. Man könnte ein Design mit einem FPGA und einer Soft-Gate-Version eines RISC-V Cores beginnen, und die Produktauslieferung starten. Da die Software über alle Bausteine mit RISC-V Core vollständig portabel ist, erschafft dies „Royalty-free” Prozessor Subsystem RTL-Code, der in beliebige Hardware implementiert werden kann. Entwickler können ihr Design modifizieren und anpassen sowie auf die beste verfügbare Plattform für ihr Produkt migrieren. Falls das gewählte FPGA veraltet, muss der Software-Code nicht neu geschrieben werden, denn es liegt die gesamte Source RTL vor. Es muss lediglich ein Retargeting auf ein anderes FPGA erfolgen. Alternativ, falls die Stückzahlen groß genug werden, muss einfach ein Retargeting der RTL Quelle auf ein ASIC erfolgen. Lizenzgebühren fallen nicht an. Dies ist mit einem ARM- oder x86-Prozessor einfach nicht möglich.

Zertifizierung und Datensicherheit — für Industriedesigns, die funktionale Sicherheit verlangen, ermöglicht die Flexibilität von RISC-V spezifische Lösungen. Zum Beispiel könnte ein System mit mehreren funktionsgleichen Cores für höchste Redundanz entwickelt werden. Ein Core könnte der RV32IM von Microsemi sein, der andere ein funktionsgleiches (und doch völlig verschieden) In-House Design. Auch erlaubt RISC-V komplette Flexibilität über die Mikro-Architektur und bietet Maßnahmen zum Schutz vor SEUs (Single Event Upsets) in Daten- und Befehlsspeicher. Viele andere Sicherheitstechniken können genutzt werden, das RISC-V Zugang zur RTL erlaubt. Für Industriedesigns, die zertifiziert werden müssen, ermöglicht die Verfügbarkeit des RTL für den RV32IM von Microsemi die Inspektion, sodass der Core leichter zertifizierbar ist.

Referenzdesigns und Entwicklungsumgebungen

Es gibt mehrere Stellen für den Start. Für Hintergrundinformationen über RISC-V und seine Mitgliederorganisationen gehen Sie auf www.riscv.org. Falls Sie einfach nur sofort mit einem Design beginnen und Code für einen RISC-V-Core schreiben möchten, besuchen Sie Microsemis Github Site. Microsemi war der erste FPGA-Hersteller, der einen RISC-V-IP-Core mit offener Architektur und eine umfassende Software-IDE-Lösung anbietet.

Entwickler können den RISC-V-IP-Core in mehreren verschiedenen Flash-basierten FPGAs einsetzen, darunter PolarFire-FPGAs sowie IGLOO2- und SmartFusion2-Bausteine. Diese Bausteine ermöglichen auch die Speicherung des Boot-Codes für den RV32IM-Core in sicherem eNVM, was Schadsoftware oder die Installation eines Rootkits verhindern kann. Embedded-Ingenieure können die Vorteile dieser offenen HDL-Architektur in ihren individuellen FPGA-Designs nutzen, indem sie die SoC Design Suite Libero heranziehen.

Für die Entwicklung von Software-Code bietet die Eclipse-basierte Soft Console IDE (Integrated Development Environment) auf einer Linux- oder Windows-Plattform kompletten Entwicklungssupport einschließlich C oder C++ Compiler und Debugger.

Falls Sie lediglich einen RISC-V-Core prüfen und ausführbaren Softwarecode schreiben möchten, hat Microsemi eine Serie von Referenzdesigns entwickelt. Die bevorzugte (und preiswerteste) Lösung ist das Creative Board RISC-V-Referenzdesign. Mit dem Creative Entwicklungskit von Future Electronics und einem Arduino Touch-Screen-Display hat Microsemi den RV32IM-Core implementiert und Quellcode kompiliert, um ein Tick-Tack-Toe-Spiel zu spielen.

Das komplette Referenzdesign lässt sich erstellen aus dem Creative Board und dem Arduino Shield Display, die zusammen etwa 85 US-$ kosten. Der RISC-V-IP-Core von Microsemi, die Libero SoC Entwicklungssoftware und die Soft Console IDE können kostenlos von der Microsemi Github Site heruntergeladen werden.

Mit dem breiten Einsatz von RISC-V haben Entwickler heute Zugang zu einer neuen alternativen Prozessorarchitektur. Falls in Ihrem System Linux läuft, ist die Wahl eines geeigneten RISC-V-Bausteins eine überzeugende Alternative zu ARM. Von den Vorteilen wie Design-Portierbarkeit, Retargeting auf verschiedene Hardware und geringere Leistungsaufnahme kann praktisch jede Industrieapplikation profitieren. Kunden können auch auf die feste ISA setzen, um die Langlebigkeit der Architektur sicherzustellen.

Der RISC-V Prozessor ist besonders attraktiv für Applikationen, bei denen funktionale Sicherheit, Zertifizierung und Datensicherheit wichtig sind. Für Industrie-Ingenieure, die es vorziehen, zusammenzuarbeiten und die Open Source Community nutzen zu können, ist RISC-V die logische Wahl. Unabhängig von Ihrer Begründung gibt es keine Zweifel, dass der Einsatz eines RISC-V-Core für Embedded-Entwickler eine neue Generation der Innovation hervorbringt.

 


Mehr über die Implementierung von RISC-V in FPGA- und Embedded-Designs präsentiert Ted Morena in seinem Vortrag auf dem FPGA-Kongress 2017, der vom 11.- 13. Juli 2017 in München-Dornach stattfindet.

* Ted Marena ist Director FPGA/SoC Marketing der Microsemi Corporation.

(ID:44774130)