Halbleiter-Taktgeneratoren PLLs ersetzen Quarz-Oszillatoren für perfektes Timing

Autor / Redakteur: Jan Gazda* / Andreas Mühlbauer

Es gibt gute Gründe, herkömmliche Quarze und Oszillatoren durch Halbleiter-Taktgeneratoren zu ersetzen. Je nach Anwendung sparen PLL-ICs Platz und reduzieren die Anzahl der benötigten Bauteile. Dies macht die Schaltungen günstiger und den gesamten Clock-Tree zuverlässiger.

Anbieter zum Thema

Die hohe Leistungsfähigkeit und verhältnismäßig geringen Kosten quarzbasierter Oszillatoren machten diese zur branchenweit ersten Wahl bei der Generierung von Taktsignalen. Eine Alternative dazu sind die neusten Halbleiter-Takt-ICs. Sie bieten zahlreiche Vorteile: Beispielsweise lässt sich mit ihnen Platz auf der Leiterplatte einsparen, und sie können die Leistungsfähigkeit des gesamten Clock-Trees verbessern.

Das Potenzial, Platz einzusparen, ist der wohl größte Vorteil der Halbleiter-Taktgeneratoren. Denn neben der Möglichkeit, kompakter zu bestücken, lässt sich mit den Takt-ICs auch die Anzahl an Bauteilen verringern. Bei mehreren Phase-Locked Loops (PLLs) auf einem Chip reicht ein einziger Takt-IC zur Generierung unterschiedlicher Ausgangsfrequenzen. Dabei muss der Frequency-Select-Pin nur auf High oder Low gelegt werden. Ein einziger Takt-IC kann somit mehrere Quarze ersetzen.

Bildergalerie

EMV-Werte mit Takt-ICs verbessern

Takt-ICs sparen auch Platz, da weniger diskrete Bauelemente erforderlich sind, um die EMV-Vorschriften einzuhalten. Um die EMV-Werte zu verbessern, kann der Entwickler den Taktausgängen wahlweise eine Bandspreizmodulation (Spread Spectrum) hinzufügen. Diese ist günstiger und einfacher als herkömmliche Maßnahmen wie Abschirmung, Ferrite und EMV-Dichtungen.

Die Möglichkeit, mit einem einzigen Baustein den Takt umzuschalten, zu puffern und zu verteilen, trägt ebenfalls dazu bei, Gesamtzahl der Bauelemente reduzieren. Ein Halbleiter-Takt-IC kann beispielsweise zusätzlich zu anderen Frequenzen vier Ausgänge mit der gleichen Frequenz bereitstellen, dazu noch die Timing-Quelle und den Puffer. Ein Clock-Tree in einem einzigen Baustein ermöglicht zudem eine bessere Kontrolle des Bitversatzes (Skew) und der Signallaufzeit.

Einige Takt-ICs unterstützen die In-System-Programmierung (ISP) über zahlreiche Funktionen: I2C- oder JTAG-Schnittstelle, nicht flüchtiger Speicher, mehrere PLLs, Steuerungslogik und konfigurierbare I/Os sowie Routing. Damit lässt sich ein kompletter Clock-Tree in einem programmierbaren und rekonfigurierbaren Chip implementieren. Designs können somit einem Update unterzogen werden, das über Software oder Firmware erfolgt.

Bessere Leistung und niedrigere Kosten

Die Leistungsfähigkeit von Clock-Trees profitiert ebenfalls vom halbleiterbasierten Timing, da sich Taktausgänge mit unterschiedlichen Frequenzen synchron zu einander erstellen lassen. Beim Digital-TV oder bei Set-Top-Boxen bedeutet dies, dass die gleichen Frequenzfehler eines 27-MHz-Video-Takts und eines 12,288-MHz-Audio-Takts eine optimale Lip-Sync (Lippensynchronisation) ermöglichen.

Auch die Genauigkeit lässt sich mit Halbleiter-Takt-ICs verbessern. Ein Takt-Synthesizer-IC, der an eine hochgenaue Quelle angeschlossen ist, weist dann die gleiche Frequenzgenauigkeit wie die Quelle auf. In einem System mit einem temperaturgesteuerten Oszillator (TCXO), der bei 19,2 MHz mit ±2,5 ppm Genauigkeit läuft, kann die Referenzierung eines Takt-ICs an den TCXO einen Ausgang mit 12,288 MHz und der gleichen Genauigkeit hervorbringen. Damit kann ein zweiter TCXO im System entfallen.

Höhere Leistung bei geringeren Kosten

Da die Frequenzen in Halbleiter-Takt-ICs gegenseitig festgelegt sind, vereinfacht sich die Kopplung zwischen unterschiedlichen Taktebenen. Die Leistungsaufnahme lässt sich effizient über Taktdrosslung verwalten, beispielsweise indem ein USB-Takt zur Stromeinsparung abgeschaltet wird, solange der Anschluss nicht in Betrieb ist.

Halbleiterbasiertes Timing bietet neben der besseren Systemleistungsfähigkeit auch Kostenvorteile. Ersetzt man mehrere Quarze durch einen einzigen programmierbaren Halbleiter-Takt-IC, muss anstelle mehrerer Bausteine nur ein Bauteil gelagert und verwaltet werden.

Die Verfügbarkeit ist ebenfalls besser, da die Lieferzeiten für Silizium meist kürzer sind als für Quarzoszillatoren. Denn die Herstellung der sehr dünnen Quarzscheiben – vor allem bei HF-Oszillatoren – verursacht längere Lieferzeiten. Dies beeinflusst auch die Qualität und Gesamtzuverlässigkeit des Systems, da empfindliche Quarzbausteine durch robustere Halbleiterbauelemente ersetzt werden.

Quarzersatz durch Takt-ICs

Beachtet man einige wenige Grundregeln, lassen sich mit Takt-ICs Quarze einfach ersetzen. Die Eingangsanforderungen des Zielbausteins sind dabei entscheidend, da sich die Taktcharakteristika eines jeden Chips – Frequenzgenauigkeit, Stabilität, Tastverhältnis und Jitter – selbst bei Bausteinen des gleichen Herstellers unterscheiden können.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

Die erforderliche Genauigkeit hängt von der Applikation ab: Während Mikroprozessoren mit einer Frequenzgenauigkeit von 200 ppm arbeiten, benötigen andere Anwendungen, wie zum Beispiel serielle Kommunikationsverbindungen, eine Genauigkeit von 20 ppm für SONET oder 500 ppm für USB.

Es ist hilfreich, anstelle einer eigentlichen Jittermessung die Jitter-Performance aus dem Datenblatt als Maßstab zu verwenden. Die meisten Bausteine werden nicht auf Jitter getestet. Ihre Daten basieren dann auf der Jitter-Spezifikation des Oszillators.

Kommt es auf eine genaue Jitteranalyse an, verwendet IDT spezielle Messgeräte und -verfahren, um den Halbleitertakt an eine bestimmte Applikation und den Clock-Tree anzupassen. Applikationen, in denen kurzzeitige und zyklusweise Jitter- oder EMI-Störungen verringert werden sollen, erfordern eine gute Entkopplung. Um längerfristigen Jitter zu verringern, stehen eine Reihe von Filterlösungen für die Stromversorgung zur Verfügung (Bild 1).

Clock-Trees in naher Zukunft

Der Ersatz von Quarzen und Oszillatoren durch halbleiterbasiertes Timing verringert nicht nur die Bauteilanzahl und den Platzbedarf auf der Leiterplatte – ein gesamter Clock-Tree lässt sich in einen einzigen Chip integrieren. Takt-ICs können auch Leistungsaufnahme- und EMI-Merkmale verwalten und ermöglichen durch ihre In-System-Programmierfähigkeit flexiblere Designs, die für die Zukunft gerüstet sind.

Der PLL als Taktgeber

Weicht das Ausgangssignal fist von der vorgegebenen Frequenz fsoll bzw. fref ab, registriert der Phasendiskriminator dies und gibt eine entsprechende Korrekturspannung (VCOin) an den VCO, bis die beiden Signale in Phase sind. (Archiv: Vogel Business Media)

Ein PLL ist ein phasengekoppelter Regelkreis. Er eignet sich unter anderem zum Abgleich von Frequenzen und zur Erzeugung von Taktsignalen.

Zur Taktgeneration benötigt der PLL eine Referenzfrequenz (fref), die meist ein sehr genauer Quarzoszillator bereitstellt. Im PLL selbst ist ein spannungsgeregelter Oszillator (VCO) integriert. Dessen Taktfrequenz synchronisiert der Regelkreis auf die Referenz fref: Ein Frequenzteiler teilt das vom VCO generierte Signal in den Bereich von fref herunter.

Ein Phasendiskriminator vergleicht nun die Phasendifferenz des geteilten VCO-Signals und fref und gibt eine entsprechende Regelspannung an den VCO weiter. Dadurch wird die VCO-Frequenz genau auf fref synchronisiert. Mithilfe des Teilers lassen sich so auch Takte vom Vielfachen von fref erzeugen, die mit dem Referenzsignal in Phase sind.

Zwischen den Ausgang des Phasendiskriminators und den Eingang des VCO ist ein Tiefpass geschaltet. Dieser filtert zum einen Schwingungen heraus, die dem Gleichspannungssignal des Diskriminators überlagert sind. Eine weitere wichtige funktion des Tiefpasses ist es, sehr kleine Regelsignale zu unterdrücken und damit einen Toleranzbereich für das Ausgangssignal zu schaffen. Ansonsten können bei sehr schnellem Nachregeln minimaler Abweichungen Oberschwingungen entstehen.

*Jan Gazda ist Director Applications Engineering der MicroClocks Division von IDT.

(ID:225459)