3D-SIP

PathFinding optimiert gleichermaßen Systementwurf und 3D-Aufbau gestapelter ICs

16.12.2009 | Autor / Redakteur: *Pol Marchal, IMEC, Leuven, Belgien / Claudia Mallok

Der 3D-Chip Etna von IMEC besteht aus einem DRAM gestapelt auf einen Logik-IC, der in Flip-Chip-Technik und Fine-Pitch-BGA-Anschlüssen (FBGA)
Der 3D-Chip Etna von IMEC besteht aus einem DRAM gestapelt auf einen Logik-IC, der in Flip-Chip-Technik und Fine-Pitch-BGA-Anschlüssen (FBGA)

Firmen zum Thema

Mit PathFinding stellt das belgische Forschungsinstitut IMEC ein Verfahren zum virtuellen Chip-Design für gestapelte ICs (3D stacked IC oder 3D-SIP) vor. Mit der PathFinding-Methode und passenden Tools von EDA-Experte Javelin lässt sich bereits in der Entwicklung die optimale Konstellation von Verlustleistung, Leistungseigenschaften und Prozesskosten verschiedener 3D-Aufbauten ermitteln.

In den letzten Jahren haben System-Designer und Technologen die Vorteile von 3D-Technologien für den Aufbau elektronischer Systeme erkannt. Eine 3D-Verbindung kann laterale Drähte von mehreren zehn und möglicherweise hunderten Mikrometern ersetzen und dabei Laufzeitverzögerungen wie auch deren Verlustleistung verringern, was eine höhere Betriebsfrequenz und Bandbreite ermöglicht. Neben der Überschreitung bestehender Grenzen der Verbindungstechnik hinaus bieten 3D-Technologien auch einen Weg, die Funktionalität von Systemen zu erhöhen.

Damit lassen sich im wahrsten Sinn des Wortes wirklich heterogene Systeme realisieren, die nicht nur herkömmliche digitale Schaltungen wie Prozessoren und Speicher, sondern auch noch analoge Komponenten, wie Antennen, Sensoren und Aktoren oder neuartige Bauteile, wie Energiewandler enthalten (SIP: System in Package).

Unter den diversen 3D-Ansätzen haben sich aufeinander gestapelte ICs (3D-SIC) zu einer ausgereiften und wirtschaftlichen Technologie entwickelt. Von ihr wird erwartet, daß sie die Halbleiterindustrie noch über das Mooresche Gesetz hinaustragen wird. Die 3D-SIC-Technologie ist durch TSV-(through silicon via-)Durchkontaktierungen gekennzeichnet, die bei einer Länge von 20 µm im Durchmesser von gerade mal 5 bis 10 µm liegen. Sie bieten derzeit die höchste Dichte an 3D-Verbindungen, was die Integration mehrerer Dice auf das Niveau globaler Back-End-of-Line-Verbindungen hebt.

Während die generelle 3D-Technologie noch am Anfang steht, gibt es schon eine breite Vielfalt an 3D-SIC-Strukturen. Diese basieren auf drei Technologie-Klassen:

1. Via-Bearbeitung

2. Substrat-Dünnung sowie

3. Stapeln und Bonden.

Sie unterscheiden sich vornehmlich im Typ des Substrats, der Via-Geometrie und ihrem Raster, der Stapelmethode und dem Bond-Verfahren. Dabei hat jede Option ihren spezifischen Einfluß auf Kosten, Testbarkeit und Zuverlässigkeit des 3D-Systems sowie auf die erreichbare Dichte der dreidimensionalen TSV wie auch ihrer elektrischen Kenndaten.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 317132 / Mikro-/Nanotechnologie)