Silizium Nanosheet-Transistor

Neuer Transistor für 5-Nanometer-Halbleiter

| Redakteur: Sebastian Gerstl

IBM hat zusammen mit seinen Partnern Globalfoundries, Samsung und einigen Technologie Equipment-Ausstattern einen Prozess für den Bau eines so genannten Silizium Nanosheet-Transistors entwickelt. Dieser macht die Herstellung von Chips mit Strukturgrößen von 5 Nanometern möglich.

Weniger als zwei Jahre nach der Entwicklung eines 7-nm-Test-Node-Chips mit 20 Milliarden Transistoren zeigen Wissenschaftler einen neuen Weg auf, um zukünftig 30 Milliarden Switches auf einem fingernagelgroßen Chip zu platzieren.

Wissenschaftler der von IBM geleiteten Forschungsallianz am SUNY Polytechnic Institute Colleges of Nanoscale Science and Engineering im NanoTech Complex in Albany, New York nutzten für den Durchbruch geschichtete Silizium-Nanosheets als Transistorstruktur anstatt der bisher üblichen FinFET- Architektur, die als Standardkonzept der Halbleiterindustrie in der 7-nm-Technologie gedient hat.

Der neuartige Silizium Nanosheet-Transistor zeigt, dass 5nm-Strukturen leistungsfähiger sind und in nicht allzu ferner Zukunft in Produktion gehen könnten. Verglichen mit der momentan führenden 10 nm-Technologie liefert der neue Ansatz eine um 40% optimierte Leistungssteigerung bzw. eine Energieeinsparung von 75% bei konstanter Performance. Diese Verbesserungen ermöglichen eine signifikante Leistungssteigerung, um die Anforderungen bei den kommenden Trendthemen wie künstliche Intelligenz, virtuelle Realität bzw. beim Einsatz tragbarer Geräte zu erfüllen.

Die auf der diesjährigen Symposia on VLSI Technology and Circuits-Konferenz im japanischen Kyoto vorgestellten Ergebnisse zeigen, dass es möglich ist, auf Nanosheets basierende Komponenten und Geräte zu designen und herzustellen, die in ihrer Leistung der FinFET- Architektur überlegen sind.

Dabei wurde derselbe so genannte Extreme Ultraviolet (EUV) Lithographie-Ansatz verwendet, der auch bei dem 7-nm-Knoten mit seinen 20 Milliarden Transistoren zum Einsatz kam.

Durch den Einsatz von EUV-Lithographie kann die relative Dimensionierung der Nanosheets sowohl während des Chip Designs als auch während des Produktionsprozeßes kontinuierlich angepasst werden. Diese Justierbarkeit erlaubt es, eine Feinabstimmung zwischen Performance und Leistungsaufnahme für ausgewählte Schaltkreise zu erzielen – eine Option, die mit der bisherigen FinFET Transistor-Architektur, die durch die begrenzte Höhe der stromführenden Fins limitiert wird, nicht möglich ist. Zwar können die Strukturen von FinFET-Chips auf 5 nm reduziert werden, indem man einfach den Raum zwischen den so genannten Fins verkleinert. Dennoch erlaubt dies keine Erhöhung des Stromflusses über die Fins und damit keine Leistungssteigerung des Transistors.

Samsung stellt Foundry-Roadmap bis hinunter zu 4-nm-Prozessen vor

US Samsung Foundry Forum

Samsung stellt Foundry-Roadmap bis hinunter zu 4-nm-Prozessen vor

29.05.17 - Samsung hat auf seinem US Samsung Foundry Forum eine umfassende Roadmap für Foundry-Prozesstechnologien präsentiert. Die Prozesstechnologie-Roadmap umfasst dabei Halbleiterstrukturen von 8, 7, 6, 5 und 4nm sowie 18nm FD-SOI-Technologie. lesen

Cadence und IMEC geben Tape-Out des ersten 5nm-Testchips bekannt

Chipentwicklung

Cadence und IMEC geben Tape-Out des ersten 5nm-Testchips bekannt

08.10.15 - Das Nano-Elektronik-Forschungszentrum IMEC und Cadence Design Systems haben gemeinsam das erste Tapeout eines 5 nm Testchips mit EUV- (Extreme Ultraviolet) sowie 193i-Lithographie (193 Immersion) abgeschlossen. lesen

IBM produziert erste 7-Nanometer-Testchips

Meilenstein

IBM produziert erste 7-Nanometer-Testchips

10.07.15 - Es ist ein Meilenstein der Chipfertigung: Einer Forschungsallianz der IBM Research Group ist es gelungen, erste Test-Chips mit funktionierenden Transistoren in 7-Nanometer-Technologie zu fertigen. Damit wäre es möglich, mehr als 20 Milliarden Transistoren auf einem Chip von der Größe eines Fingernagels unterzubringen. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 44726700 / Halbleiterfertigung)