Neue CrossLinkPlus-FPGAs: Flexible Beschleuniger für Embedded-Vision-Systeme

| Redakteur: Michael Eckstein

Datenkreuzung: Der CrossLinkPlus-FPGA von Lattice ist für das schnelle Aggregieren und Verteilen von Bilddaten in Embedded-Anwendungen ausgelegt.
Datenkreuzung: Der CrossLinkPlus-FPGA von Lattice ist für das schnelle Aggregieren und Verteilen von Bilddaten in Embedded-Anwendungen ausgelegt. (Bild: Lattice)

In seinen neuen CrossLinkPlus-Bausteinen kombiniert Lattice Vision-fokussierte MIPI-Funktionalität mit FPGA-Flexibilität und Sofortstartfähigkeit. Eine umfangreiche Software-Modul-Bibliothek soll das Design von Systemen für den Industrie-, Automobil-, Computer- und Consumer-Markt beschleunigen.

FPGAs (Field Programmable Gate Arrays) gelten allgemein als stromhungrige Booster für rechenintensive Aufgaben – etwa das Trainieren neuronaler Netze für Künstliche Intelligenz (KI) oder das Beschleunigen von Hochgeschwindigkeitsverbindungen in Rechenzentren. Dabei eignen sich die programmierbaren Logikbausteine ebenso gut für flexible Aufgaben am Edge, beispielsweise für Embedded-Vision-Anwendungen auf Basis von MIPI. Das verdeutlicht Chiphersteller Lattice Semiconductor mit seinen neuen CrossLinkPlus-FPGAs. Diese Video-Bridge-Bausteine sind laut Hersteller in der Lage, eingangsseitig Signale mehrerer Bildsensoren zu aggregieren, vorzuverarbeiten, an den Applikationsprozessor zu leiten und diesen so zu entlasten. Ausgangsseitig können sie unterschiedliche Displays ansteuern, was nach Angaben von Lattice den Einsatz teurer ASICs obsolet macht.

Der neue CrossLinkPlus-Baustein passt gut zur neue Strategie von Lattice: Anfang des Jahres hatte das Unternehmen angekündigt, sich auf Low-Power-FPGAs für hochvolumige Industrie-, Automobil- und Kommunikationsmärkte mit guten Margen zu konzentrieren. Ein Schritt, der sicher nicht zuletzt der Übermacht von Xilinx und Intel bei leistungsstarken FPGAs geschuldet ist. „Der Einsatz von MIPI-D-PHY in Anwendungen, die von Displays für industrielle Steuergeräte bis hin zu KI-Sicherheitskameras reichen, boomt, da OEMs versuchen, von den Vorteilen des MIPI-Ökosystems zu profitieren", sagt Peiju Chiang, Product Marketing Manager bei Lattice Semiconductor im Gespräch mit ELEKTRONIKPRAXIS. Stolz ist man bei Lattice darauf, den Baustein bereits vor dem ursprünglich für das vierte Quartal 2019 geplanten Marktstart ausliefern zu können.

Datenflut überfordert Applikationsprozessor

Tatsächlich setzt sich MIPI als seriell Schnittstelle für das Übertragen von Videodaten mehr und mehr durch. Ein MIPI-D-PHY kann Megapixel-Bildsensoren und hochauflösende Displays mit einem Applikationsprozessor verbinden. Die für die Spezifikation verantwortliche MIPI Alliance beschreibt MIPI als synchrone Datenverbindung mit Taktübertragung, hoher Störfestigkeit und hoher Jitter-Toleranz.

Im Markt für Embedded-Vision-Systeme zeigt sich noch ein weiterer Trend: Es kommen immer mehr Sensoren zum Einsatz. Häufig sind mehrere Kameras gleichzeitig aktiv. Oder es sind redundante Verbindungen gefragt. Nicht zuletzt ein Blick in moderne Autos zeigt: Auch auf der Ausgabeseite wächst die Vielfalt und Zahl angeschlossener Bildschirme. Ziel der Entwickler ist es zum Beispiel, das Benutzererlebnis zu verbessern und/oder die Bedien- und Betriebssicherheit zu erhöhen. Gleichzeitig müssen die Systeme in ein vorgegebenes Energie- und Kosten-Korsett passen.

Die rasant wachsende Menge an Sensordaten ist gut für fundierte Entscheidungen, hat aber auch eine Kehrseite: Bisherige Systemdesigns funktionieren nicht länger. Musste bislang ein Applikationsprozessor die Daten eines Sensors verarbeiten, ist er mit dem Datenstrom von zwei oder mehr Sensoren schnell überfordert. „Hinzu kommt, dass oft gar nicht genügend Schnittstellen vorhanden sind“, sagt Chiang. Daher sei letztlich ein aufwendiges Re-Design der Schaltung erforderlich.

Dedizierte FPGAs kanalisieren multiple Datenströme

An dieser Stelle setzt Lattice an: Seine neue Produktfamilie CrossLinkPlus soll den Aufbau von MIPI-D-PHY-basierten Embedded Vision-Systeme deutlich vereinfachen, indem die programmierbaren Chips den Applikationsprozessor von Standard-Kommunikationsaufgaben entlasten und Displays unterschiedlicher Auflösungen über schnelle Schnittstellen ansteuern. Hinter dem Markennamen stecken Low-Power-FPGAs aus eigener Entwicklung, die mit integriertem Flash-Speicher, abgesicherten MIPI D-PHYs und High-Speed-I/Os wie OpenLDI und RGB für einen besonders schnellen, flexibel programmierbaren Bilddatentransfer in ganz unterschiedlichen Anwendungssituationen ausgerüstet sind.

Die Lattice-Lösung misst lediglich 3,5 mm x 3,5 mm und hat eine Leistungsaufnahme von 300 µW im Standby und 5 mW im Betrieb. Zentrales Element des CrossLinkPlus-Chips ist die rekonfigurierbare FPGA-Fabric mit rund 6000 LUTs (Look-up Tables). Ihr zur Seite stehen zwei programmierbare I/O-Blöcke mit insgesamt elf Lanes sowie zwei Blöcke mit MIPI-D-PHYs, die jeweils Datentransfers mit 6 GBit/s über je vier Lanes ermöglichen. Mit den I/Os lassen sich High-Speed-Interfaces wie LVDS, SLVS und subLVDS realisieren. Darüber hinaus sind General-Purpose-I/O- sowie I2C/SPI-Schnittstellen vorhanden.

Schnell durch massiv-parallele Datenverarbeitung

So gerüstet kombinieren „unsere neuen CrossLinkPlus-FPGAs flexible Programmierbarkeit und schnelle, parallele Datenverarbeitung von FPGAs mit Vision-spezifischer Hardware, Software, vorverifizierten IPs und Referenzdesigns“, erklärt Chiang. So könnten OEMs mehr Zeit für die Entwicklung innovativer Anwendungen aufwenden und müssten weniger Zeit für Standardfunktionen aufwenden, die keine Differenzierung zu Wettbewerbern bieten.

Auf dem Chip ist zudem ein nichtflüchtiger Flash-Speicher integriert. CrossLinkPlus nutzt den On-Chip-Flash zur Unterstützung von Instant On. Dadurch sie ein Sofortstart des Systems in weniger als 10 ms garantiert. Visueller Artefakte, die die Benutzerfreundlichkeit beeinträchtigen, ließen sich dadurch auf ein Minimum reduzieren, sagt Chiang. Außerdem sei es möglich, bereits ausgelieferte, im Betrieb befindliche Geräte umzuprogrammieren.

Lattice liefert Bibliothek mit vielen Standardfunktionen mit

Mithilfe der genannten mitgelieferten IP und Referenzdesigns könnten Entwickler zum Beispiel Sensor- und Bridging- sowie Aggregations- und Splitting-Funktionen passend zu ihrem Projekt möglichst schnell implementieren. Derartige Funktionen sind laut Chiang zum Beispiel eine häufige Anforderung für Industrie-, Automobil-, Computer- und Verbraucheranwendungen. So enthalte die IP-Bibliothek beispielsweise MIPI-CSI-2-, MIPI-DSI-, OpenLDI-Sender und -Empfänger. Diese IPs sind laut Chiang mit anderen Lattice-FPGAs kompatibel, um die Portabilität des Designs zu erleichtern.

Intel: Neues FPGA-Topmodell mit schnellen UPI- und PCIe-Gen4-Schnittstellen

Intel: Neues FPGA-Topmodell mit schnellen UPI- und PCIe-Gen4-Schnittstellen

19.09.19 - Seine neuen Stratix-10-DX-FPGAs hat Intel für ein bestmögliches Zusammenspiel mit seinen aktuellen und zukünftigen Xeon-Prozessoren ausgelegt. Ab 2021 sollen sie auch „Compute Express Link“ (CXL) unterstützen, den neuen offenen Schnittstellenstandard für Hochgeschwindigkeitsverbindungen. lesen

Europäischer FPGA-Design-Wettbewerb

Europäischer FPGA-Design-Wettbewerb

16.09.19 - Wer entwickelt die innovativste und kreativste Schaltung auf Basis von „Field Programmable Gate Arrays“, kurz FPGAs? Arrow Electronics will das herausfinden und hat einen europaweiten Wettbewerb ins Leben gerufen. Den Gewinnern winken interessante Preise. lesen

FPGAs mit C/C++ programmieren: Herausforderungen bei HLS Design Flows

FPGAs mit C/C++ programmieren: Herausforderungen bei HLS Design Flows

07.05.19 - Moderne FPGA-Tools erlauben es, mittels High-Level Synthese (HLS) C oder C++-Code zu verwenden, um die Hardwarebausteine zu programmieren. Dieser Ansatz bringt aber einige besondere Herausforderungen mit sich. Hier sind fünf typische Problemstellungen und dazu passende Lösungsansätze. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 46161844 / FPGA)