Suchen

Speicherarchitektur NAND und NOR in einem Gehäuse

| Redakteur: Jan Vollmuth

Speicherspezialist Spansion hat eine Speicherarchitektur vorgestellt, die NAND- und NOR-Speichereigenschaften auf einem Die kombiniert und bis zu vier Bits pro Zelle speichern soll. Die neue Architektur namens MirroBit Eclipse zielt speziell auf den Einsatz in anspruchsvollen Highend-Handys.

Firmen zum Thema

„MirrorBit Eclipse reduziert die Herstellungskoste für Highend-Handys deutlich“, Patrick Le Bihan, Spansion
„MirrorBit Eclipse reduziert die Herstellungskoste für Highend-Handys deutlich“, Patrick Le Bihan, Spansion
( Archiv: Vogel Business Media )

„MirrorBit Eclipse überwindet die Schranken traditioneller Flash-Speicher“, sagt Patrick Le Bihan, Product Definition & Alliances Manager bei Spansion. „Durch die Kombination von MirrorBit-NOR- und ORNAND mit der Quad-Technologie von Spansion, die vier Bits pro Zelle speichern kann, reduziert Eclipse den Bedarf an teurem DRAM und damit die Bill-of-Material für Speichersubsysteme in Handys um bis zu 30%“, ergänzt er.

Der Vorteil der neuen Architektur: Sie speichert sowohl Code als auch Daten auf einem einzigen Chip, wobei das Speicherarray aufgrund der Merkmale der MirrorBit-Technologie nach individuellem Bedarf beliebig in Code- und Datensegmente partitioniert werden kann. Im NOR-Speicher wird dabei der Programmcode ausgeführt (XIP – Code Execution), während der ORNAND zum Speichern von Daten dient. Auf diese Weise wird Code-Shadowing überflüssig, und der Hersteller benötigt weniger DRAM, der nur noch für schnelles Zwischenspeichern etwa von Fotos oder Videos benötigt wird.

Time-to-Market deutlich verkürzen

Da sich auf dem Chip alle erforderliche Logik befindet, lässt er sich per Software aktualisieren, was Time-to-market deutlich beschleunigt. Dazu trägt auch die integrierte Selbsttestfunktion bei, die den Testprozess laut Spansion um bis zu 30% verkürzt.

Für Handy-Hersteller ist der Umstieg auf Eclipse-Bausteine mit geringem Aufwand verbunden: Sie sind kompatibel mit NOR-Bausteinen und können daher problemlos existierende Chipsätze ersetzen.

Unter dem Strich beschleunigt MirrorBit Eclipse „das Laden von Applikationen und den Boot-Vorgang und zeichnet sich durch schnelles Speichern und Wiederabrufen von Fotos aus“, so Le Bihan. Darüber hinaus reduziere die neue Speicherarchitektur den Stromverbrauch und senke die BOM bei der Entwicklung von Highend-Mobiltelefonen.

Gefertigt in 45-nm-Technologie auf 300-mm-Wafern

Die ersten MirrorBit-Eclipse-Bausteine mit 2 Bit pro Zelle werden in 65-nm-CMOS-Technologie mit Speicherdichten von 512 MBit sowie 1 und 2 GBit auf 200-mm-Wafern gefertigt. „Erste Muster stehen im dritten Quartal zur Verfügung“, sagt Le Bihan.

Zur Roadmap sagt er: „In der nächsten Phase werden die Bausteine in 45-nm-Technologie in der neuen Fab SP 1 in Japan auf 300-mm-Wafern gefertigt. Dies ist für 2008 geplant. In der dritten und letzten Phase werden die Speicherbausteine dann auch mit 4 Bit pro Zelle zur Verfügung stehen.“

Spansion setzt große Erwartungen in seine neue Speicherarchitektur: „Im Jahr 2010 soll MirroBit Eclipse einen Marktanteil von 60% bei Highend-Handys haben“, erklärt Le Bihan.

(ID:205855)