Power-Sequencing Mixed-Signal-FPGA steuert das Power-Management

Autor / Redakteur: Rich Howell* / Gerd Kucera

Auf Board-Ebene sind oft mehrere unterschiedliche Versorgungsspannungen vorhanden, die in einer fest vorgegebenen Reihenfolge ein- oder ausgeschaltet werden müssen. Die dazu erforderlichen Funktionen lassen sich künftig statt mit vielen einzelnen Bauteilen mit einem einzigen programmierbaren Systemchip (PSC) realisieren. So lassen sich die Kosten und der Platzbedarf um bis zu 50% reduzieren.

Firmen zum Thema

( Archiv: Vogel Business Media )

Es ist üblich, dass die ICs auf einem Board unterschiedliche Versorgungsspannungen verlangen. Halbleiter-Kerne brauchen in der Regel niedrigere Spannungen als die restlichen Funktionen der Chips. An den I/O-Verbindungen zum Anschluss anderer Bauteile wird also meist mit Spannungen gearbeitet, die höher sind als die Core-Spannung des ICs. Oft unterstützen Bauteile auch mehrere I/O-Bänke, die alle mit jeweils unterschiedlichen Spannungen (1,8 bzw. 2,5 oder 3,3 V) zu versorgen sind. Zum Rekonfigurieren oder Wiederprogrammieren von Bauteilen sind mitunter zusätzliche Spannungen erforderlich. Um das optimale Zusammenspiel aller Versorgungsspannungen eines Systems sicherzustellen, ist ein komplexes Power-und System-Management notwendig. Actel hat dazu entsprechende PSCs (Programmierbare System-Chips) entwickelt.

Die richtige Einschaltreihenfolge vermeidet Systemfehler

Schaltungen mit FPGAs, DSPs und ASICs können vier, fünf oder mehr Versorgungsspannungen verlangen, die alle in einer vorgeschriebenen Reihenfolge und im richtigen zeitlichen Ablauf eingeschaltet werden müssen (Power-Sequencing). Nur so lassen sich Probleme wie Latch-Up-Effekte, hohe Spitzenströme beim Einschalten (Inrush Currents) oder I/O-Fehlfunktionen verhindern. Darüber hinaus verlangen viele Applikationen ein für unterschiedliche Szenarien einstellbares Power-up-Sequencing sowie einstellbare Spannungsanstiegsgeschwindigkeiten (Ramp-Raten).

Bildergalerie

Der Master steuert das Sequencing und Rate-Ramping

Damit die Anforderungen in diesen Applikationen erfüllt werden können, muss ein für das Power- und System-Management zuständiger Master sofort nach dem Einschalten des Systems betriebsbereit sein (Live-at-Power-up) und die Spannungen an mehreren Eingängen erfassen und überwachen. Je nach den Anforderungen des Systems schaltet der Master mehrere Versorgungsspannungen mit der jeweils geeigneten Anstiegsgeschwindigkeit (Ramp-Rate) ein. Der Master ist darüber hinaus flexibel genug, um ein anderes Sequencing oder andere Ramp-Raten einzustellen. Außerdem merkt sich der Master vorher eingestellte Parameter für das Sequencing und die Steuerung der Ramp-Raten.

Bis zu 30 Analogsignale erfassen und überwachen

Mixed-Signal-FPGAs der Familie Fusion von Actel zeigen Live-at-Power-up-Verhalten und bieten für zahlreiche Vorteile für das Power-Management, weil sie große Embedded-Flash-Memory-Blöcke, programmierbare Logik (FPGA) und konfigurierbare Analogfunktionen auf einem einzigen Chip enthalten. Aufgrund der großen, integrierten Flash-Memory-Blöcke können Entwickler mit diesen programmierbaren Systemchips (PSCs) eine Reihe von Funktionen implementieren. Dazu gehören Funktionen zur Aufzeichnung des Verlaufs der Systemleistung, Funktionen zur Aktualisierung der Betriebsparameter, Funktionen zur Überwachung von Systemparametern für die Fehlerprognose, EEPROM-Emulation und Möglichkeiten zum Speichern von Boot-Code.

Neben dem klassischen Power-Management lassen sich mit PSCs auch die Anstiegsgeschwindigkeiten von Spannungen steuern. Das Analogsystem ist so konfigurierbar, dass es Analogsignale auf bis zu 30 Kanälen erfasst und überwacht. Außerdem können bis zu zehn Gate-Treiber mit programmierbaren Treiberströmen angesteuert werden, mit denen sich die Einschaltreihenfolge sowie die Ramp-Raten mehrerer Stromversorgungen steuern lassen.

Power-Management ohne Zusatzkomponenten

Um die analogen Funktionen der Fusion-PSCs von Actel an den I/Os zur Verfügung zu stellen, ist eine Analog-Quad-I/O-Struktur erforderlich (Bild 1). Der Analog-Quad besteht aus einem Vierfach-I/O-Pads-AV-Eingang (Analog Voltage), Analog-Voltage- und/oder Strom-Eingang (AC), Analog-Voltage und/oder Temperatur-Eingang (AT) sowie einem Treiberausgang zur Ansteuerung eines einzigen Gates (Analog-Gate-Pad, AG).

Über die Eingänge AV, AC und AT werden die Analogsignale aufbereitet, bevor sie an einen konfigurierbaren 12-Bit-A/D-Wandler gelangen. Die Analog-Quad-Eingänge sind tolerant bis 12 V ±10%. Der Analog-Quad bietet eine Reihe von Konfigurationsmöglichkeiten wie etwa Vorteiler-Werte (Prescaler Values), positive oder negative Eingangsspannungen und I/O-Funktionen.

Bei dieser Lösung sind keine externen Komponenten wie etwa Widerstandsnetzwerke, Komparatoren oder MOSFET-Treiber erforderlich. Das spart Platz auf dem Board und senkt die Systemkosten enorm. Außerdem ermöglicht diese Lösung ein echtes Sequencing ohne Berücksichtigung der Spannungsanstiegsgeschwindigkeit der Hauptstromversorgung.

So arbeiten die Fusion-Programmable-System-Chips (PSC)

Bild 1 zeigt eine typische Power-Control-Konfiguration. An die Pads AV und AC ist die Versorgungsspannung angeschlossen. Der Pad AT befindet sich auf der Lastseite. Über einen externen MOSFET (gesteuert über den Pad AG) wird der Laststrom gesteuert. Der Pad AV überwacht die Versorgungsspannung. Sobald die Spannung den vom Anwender definierten Pegel erreicht hat und stabil ist, kann über den Pad AG der MOSFET angesteuert und die Last versorgt werden.

Der Gate-Treiber ist eine konfigurierbare Stromsenke oder Stromquelle und benötigt einen externen Pull-up- oder Pull-Down-Widerstand (Bild 2). Der Pad AG und der externe Leistungs-MOSFET arbeiten zusammen und bestimmen die Ramp-Rate der Spannung auf der Lastseite.

Das folgende Beispiel zeigt, wie die Ramp-Rate festgelegt und gesteuert wird. In diesem Beispiel wurde die Versorgungsspannung (Vsupply) vor dem Zeitpunkt 0 eingeschaltet. Am Pad AV wird die Spannung gemessen und festgestellt, dass Vsupply bei 5 V stabil ist. Das Gate ist abgeschaltet und es fließt kein Strom. Die Spannung am Gate (Vg) beträgt nun ebenfalls 5 V. Der Gate-Treiber am Pad AG wird zum Zeitpunkt 0 eingeschaltet und verhält sich als Stromsenke mit Ig = 10 µA.

Während dieser Anlaufzeit sinkt Vg soweit ab, bis die Spannung zwischen Gate und Source die Threshold-Spannung (Vt) übersteigt. Die Anstiegsgeschwindigkeit der Spannung (Slew Rate) lässt sich in einer ersten Näherung durch die Gleichung dV/dt = Ig/Cgs bestimmen. Cgd weist eine nichtlineare Funktion der Spannung auf und wird auch als Miller-Kapazität bezeichnet. In diesem Bereich fließt nur wenig Strom von der Drain zum Gate. Damit ist die Miller-Kapazität relativ klein und es dominiert Cgs.

Sorgfältige Auswahl des MOSFETs und Pullup-Widerstands

Sobald Vgs die Spannung Vt übersteigt schaltet der MOSFET ein. In diesem Bereich wird die Miller-Kapazität geladen und Vgs nimmt einen konstanten Wert an. Die Drain-Spannung (Vd) stiegt zu diesem Zeitpunkt. Die Ramp-Rate von Vd wird wie folgt definiert:

dV/dt = Ig/Cgd = 10 µA/2 nF = 5 V/ms.

Sobald Vd die Versorgungsspannung Vsupply erreicht, wird die Miller-Kapazität geladen und Vg steigt erneut. Vgs steigt solange, bis der Wert Vgs = Ig × Rpullup = 10 µA × 300 Ω = 3 V erreicht ist. Mit der Vsupply = 5 V am MOSFET wird Vd = 5 V und Vd = Vsupply – Vgs = 2 V.

Die Auswahl des MOSFETs und des Rpullup muss sorgfältig erfolgen und setzt voraus, dass die Anforderungen des Systems bekannt sind. Falls ein zu großer Rpullup gewählt wird, könnte die zulässige Spannung Vgs des MOSFETs überschritten werden und katastrophale Fehler bewirken.

Bei einer bekannten Versorgungsspannung definieren Ig und Cgd, wie schnell die Spannung ihren Endwert erreichen kann. Bild 3 zeigt die Spannungsverläufe für Vsupply, Vg und Vd.

Um die Stromversorgung bei unterschiedlichen Ramp-Raten zu steuern, können Anwender, die mit Fusion PSCs arbeiten, den Treiberstrom der Gate-Treiber entsprechend der ausgewählten MOSFETs festlegen. Einstellbar sind vier Gate-Treiberströme: 1, 3 , 10 und 30 µA. Im gezeigten Beispiel wurde für eine 5-V-Stromversorgung eine Spannungsanstiegsgeschwindigkeit von 5 V/ms eingestellt. Dazu wurden ein Gate-Treiberstrom (Ig) von 10 µA und ein MOSFET mit festem Cgd von 2 nF gewählt. Durch die Wahl anderer Gate-Treiberströme oder mit anderen Leistungs-MOSFETs lässt sich leicht eine andere Spannungsanstiegsgeschwindigkeit einstellen.

Fusion-PSCs enthalten programmierbare Logik, Analogfunktionen und Memory

Die gesamte Steuerlogik und alle Timing-Funktionen für Power-up-Sequencing und Ramp-Rate lassen sich in einen Fusion-PSC implementieren. Somit können die Anwender alle Funktionen konfigurieren und steuern. Falls sich die Anforderungen des Designs während der Entwicklungsphase oder nach der Freigabe des Produktes ändern, lässt sich das Power-Management durch eine einfache Neukonfiguration aktualisieren.

Das gleiche Konzept lässt sich auf alle Versorgungsspannungen eines Systems anwenden. Mit Mixed-Signal-FPGAs der Fusion-Familie lassen sich bis zu zehn Versorgungsspannungen mit Pegeln bis 12 V steuern und in der erforderlichen Reihenfolge sowie mit den optimalen Anstiegsgeschwindigkeiten einschalten.

Die Erzeugung und Bereitstellung der richtigen Versorgungsspannungen ist für einen einwandfreien Systembetrieb unbedingt erforderlich. Aufgrund ihrer Vorteile wie Live-at-Power-up-Verhalten und Betrieb an einer einzigen Versorgungsspannung lassen sich mit Mixed-Signal-FPGAs der Fusion-Familie die Einschaltreihenfolge der verschiedenen Spannungen eines Systems steuern, Spannungspegel überwachen und Boards auf kontrollierbare Weise initialisieren. Die Konfigurierbarkeit von Fusion-PSCs ermöglicht es, sich allen Power-Management-Anforderungen beliebiger Boards anzupassen. Speziell in Schaltungen mit DSPs, Mikroprozessoren und SRAM-FPGAs sorgen Fusion-PSCs für ein optimales Sequencing der Versorgungsspannungen und somit für eine zuverlässige Funktion.

Fusion-PSC spart bis 50% Platz bei Power-Management-Schaltungen

Ein traditioneller FPGA, wie es ihn von beispielsweise Xilinx, Altera und Actel gibt, enthält nur programmierbare Logik. Ein Baustein der neuen Fusion-Familie von Actel hat zusätzlich zur programmierbaren Logik erstmals auch Analogfunktionen wie Wandler sowie Embedded Memory integriert. Actel spricht deshalb (wegen der vielen Funktionen) nicht mehr von einem FPGA (obwohl funktionsmäßig ein FPGA im Chip steckt), sondern von einem programmierbaren Systemchip (PSC).

In diese Logik lässt sich nun alles mögliche implementieren/programmieren und wiederprogrammieren, etwa Power-Management-Funktionen. Bislang waren zur Entwicklung entsprechender Power-Management-Schaltungen viele zusätzliche diskrete Bauteile erforderlich. Weil die weltweit ersten Mixed-Signal-FPGAs der Familie Fusion neben der FPGA-Struktur eine Reihe von Analogfunktionen enthalten, ist die Implementierung eines effizienten Power- und System-Managements mit nur einem Chip möglich.

*Rich Howell ist Senior Product Marketing Manager bei Actel Corporation, Mountain View/USA.

(ID:220109)