Neue HyperLynx-Version

Mit Kanal-Extraktion für SerDes

| Redakteur: Gerd Kucera

(Bild: Mentor)

In kürze soll die neueste HyperLynx-Leiterplatten-Simulation für High-Performance-Designs auf den Markt kommen. Diese repräsentiert industrieweit nach Herstellerangaben die erste durchgängige, vollständig automatisierte Lösung zur Validierung von Serializer/Deserializer-(SerDes)-Kanälen. Moderne Elektronikprodukte benötigen intelligente High-Speed-Design-Tools, die sicherstellen, dass die Designs wie vorgesehen funktionieren. Mit üblichen Datenübertragungsraten von 50 Gbit/s und Protokollen wie Ethernet mit Bandbreiten von 400 Gbit/s reichen laut Tool-Hersteller Mentor herkömmliche Verifikations-Methoden nicht mehr aus. SerDes bezieht sich auf Schnittstellen wie beispielsweise PCI Express (PCIe), die überall dort zum Einsatz kommen, wo eine hohe Bandbreite erforderlich ist. Mentors neue HyperLynx-Version bietet im Werkzeug integrierte und protokollspezifische Test der Kanalkonformität. Es sei damit das industrieweit erste vollautomatische Validierungs-Tool für SerDes-Schnittstellen auf Leiterplatten.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 45671286 / Leiterplatten-Design)