Analogtipp Mit Continuous Time Sigma-Delta-A/D-Wandlern die Signalkette optimieren

Autor / Redakteur: Benjamin Reiss * / Kristin Rinortner

Die Continuous Time Sigma-Delta-Topologie bietet eine neue Möglichkeit, Signalketten zu optimieren. Spielen zudem Time to Market, BOM oder ein kleiner Formfaktor eine Rolle, bieten diese A/D-Wandler eine gute Alternative.

Firmen zum Thema

CTSD-A/D-Wandler: Wie Sie mit dieser ADC-Topologie die Signalkette vereinfachen und optimieren können.
CTSD-A/D-Wandler: Wie Sie mit dieser ADC-Topologie die Signalkette vereinfachen und optimieren können.
(Bild: VCG)

Viele Anwendungen benötigen einen immer kleineren Formfaktor bei gleichbleibenden Ansprüchen an die Leistungsfähigkeit. Entwickler müssen hier Kompromisse machen. Das geht oft zu Lasten des Rauschverhaltens oder der Genauigkeit.

Um eine möglichst optimale Ausbeute des gewünschten Sensorsignals zu erreichen, müssen alle Bausteine in der Signalkette perfekt aufeinander abgestimmt werden. Vom Sensor bis zum A/D-Wandler kommen hierbei meist mehrere diskrete Bauelemente zum Einsatz.

Dazu gehören Instrumentenverstärker, ADC-Treiber, Referenz-Buffer und Filter. Insbesondere die Auswahl des passenden ADC-Treibers und das Filterdesign sind Fehlerquellen, die häufig unterschätzt werden.

Eine Möglichkeit, das Design zu optimieren, die Bill of Materials (BOM) und den Formfaktor zu reduzieren, sind µModule. Dabei handelt es sich um hochintegrierte Lösungen, welche neben dem Wandler auch Puffer und passive Komponenten enthalten.

Continuous Time Sigma-Delta ADCs in der „Signal Chain“

Eine weitere, neue Option bilden Continuous Time Sigma-Delta A/D-Wandler (CTSD). Bei dieser Technik ist es möglich, den ADC direkt zu treiben ohne einen Verstärker als Puffer zu verwenden. Des Weiteren vereinfacht sich das Filterdesign.

Bild 1 zeigt den Unterschied zwischen den traditionellen Discrete Time A/D-Wandlern (DT-ADC) und CTSD A/D-Wandlern. Im Vergleich zu den traditionellen Designs reduziert sich bei CTSD-ADCs der Formfaktors bis zu 68%.

Bild 1: 
a) Discrete Time A/D-Wandler; 
b) Continuous Time Sigma-Delta A/D-Wandler; 
c) Charge Injection Kick-back durch eine „switch-cap“-Eingangsstufe.
Bild 1: 
a) Discrete Time A/D-Wandler; 
b) Continuous Time Sigma-Delta A/D-Wandler; 
c) Charge Injection Kick-back durch eine „switch-cap“-Eingangsstufe.
(Bild: ADI)

Bei traditionellen DT-ADCs, wie SAR- oder Sigma-Delta ADCs, kommt die „switch-cap“-Topologie zum Einsatz. Diese befindet sich an den Eingängen des A/D-Wandlers und der Referenz. Dabei unterscheidet man zwischen zwei verschiedenen Phasen: „Sample“ und „Hold“.

Hierbei kommt es zu einem Laden und Entladen des „Hold“-Kondensators. Es muss also genügend Strom zum Laden und Entladen bereitgestellt und aufgrund von parasitären Effekten Ladung absorbiert werden können (charge injection kick-back).

Viele Sensoren stellen derartig hohe Ströme nicht bereit, weswegen ein Puffer benötigt wird. Neben dieser Funktion muss der Treiber auch schnell genug sein (kleine „Settling Time“, hohe „Slew Rate“), damit der Ausgang am Ende der „Sample“-Phase (Bild 1c) eingeschwungen ist, um keine zusätzlichen Fehler in das gewünschte Signal einzubringen. Damit stellen sich sehr hohe Anforderungen an den ADC-Treiber.

Ein CTSD-Wandler hat einen resistiven Eingang und kann direkt vom Sensor getrieben werden. Kann der Sensor den ADC nicht treiben (z.B. wenn der Sensor sehr hochohmig ist), können Sie einen einfachen Verstärker zur Impedanz-Wandlung dazwischen schalten.

Signal Chain: Den Formfaktor durch CTSD-Wandler reduzieren

Bild 2: 
Vergleich der Form
faktoren von DTSD und CTSD. Zu sehen 
ist eine deutliche 
Platzersparnis durch CTSD A/D-Wandler.
Bild 2: 
Vergleich der Form
faktoren von DTSD und CTSD. Zu sehen 
ist eine deutliche 
Platzersparnis durch CTSD A/D-Wandler.
(Bild: ADI)

Ein weiterer Vorteil von CTSD-Wandlern ist die Alias-Filterung (Tiefpass). Bei herkömmlichen Topologien wird ein Tiefpass an den Eingängen benötigt, um hochfrequente Signale zu filtern. Der Grund hierfür ist das Nyquist-Kriterium. Dies besagt, dass die Abtastrate mindestens doppelt so groß sein muss, wie die Nutzfrequenz.

Ist die Abtastrate geringer, kann es zum Aliasing kommen und unerwünschtes Rauschen in das Signal gefaltet werden. Eine Erklärung für die Antialiasing Filtereigenschaften bei CTSD-Wandlern ist, dass das Abtasten nicht direkt am Eingang des Modulators stattfindet, sondern nach dem sogenannten „loop filter“.

Fazit: Mit der CTSD-Topologie können Sie Signalketten optimieren und Formfaktoren verringern. A/D-Wandler wie der AD4134 bieten hier eine gute Alternative. Durch die resistiven Eingänge und Alias-Filter-Eigenschaften können viele Designs vereinfacht und optimiert werden. In vielen Applikationen entfallen damit ADC-Treiber, passive Bauelemente für das Filterdesign und Referenz-Puffer.

* Benjamin Reiss ist Applikationsingenieur bei Analog Devices in München.

(ID:47392924)