Taktgeber Wie MEMS-Oszillatoren die Leistungsgrenzen optischer Module erweitern

Autor / Redakteur: Parker Traweek * / Margit Kuther

5G wird die Kommunikationstechnik beflügeln. Einen hohen Stellenwert nehmen dabei optische Übertragungsmodule ein, die höchste Taktraten erfordern. Ein Fall für MEMS-Oszillatoren.

Firmen zum Thema

Hyperscale-Rechenzentren: einer der größten Treiber für einen höheren optischen Durchsatz.
Hyperscale-Rechenzentren: einer der größten Treiber für einen höheren optischen Durchsatz.
(Bild: Endrich)

Die Bereitstellung von 5G-Netzwerken wird enorme Fortschritte in der Kommunikation ermöglichen – eine 10-fach größere Bandbreite und eine 50-fache Reduzierung der Latenz. Um so massive Verbesserungen zu erzielen, werden verschiedene Technologien in rasantem Tempo weiterentwickelt, einschließlich Geräten und Komponenten, die in Rechenzentren verwendet werden. Ein Beispiel sind optische Transceiver, die für das Verbinden und Übersetzen von über Lichtwellenleiter übertragenen Daten in elektrische Signale innerhalb des Rechenzentrums verantwortlich sind.

Um den enormen Anstieg des Datenverkehrs zu bewältigen, verdoppeln sich die Übertragungsraten von optischen Modulen, beziehungsweise vervierfachen sich in einigen Fällen sogar. Heute werden üblicherweise Module mit Datenraten von 100 GBit/s verwendet. Die Verwendung von 400-GBit/s-Modulen nimmt jedoch rapide zu, und 800-GBit/s-Module befinden sich derzeit in der Entwicklung.

400-GBit/s- und 800-GBit/s-Netzwerke mit höherer Kapazität stellen höhere Anforderungen an die optischen Module und die darin enthaltenen Oszillatoren. Diese Geräte müssen eine größere Funktionalität mit dichterem Design, geringerer Leistung pro Bit und Jitter als ihre Vorgänger aufweisen.

Hyperscale-Rechenzentren sind einer der größten Treiber für einen höheren optischen Durchsatz. 5G erfordert die Übertragung und Berechnung großer Datenmengen. Um dies zu ermöglichen, müssen Rechenzentren optische Module mit höherer Kapazität verwenden. Hyperscale bezieht sich auf die vollständige Kombination von Hardware und Einrichtungen, mit denen sich eine verteilte Computing-Umgebung auf bis zu Tausende von Servern erweitern lässt.

Bei Hyperscale geht es darum, im Computing eine massive Skalierung zu erzielen – in der Regel für Big Data oder Cloud-Computing. Eine Hyperscale-Infrastruktur ist für horizontale Skalierbarkeit ausgelegt und erlaubt ein hohes Maß an Leistung, Durchsatz und Redundanz, das für Fehlertoleranz und Hochverfügbarkeit sorgt. Häufig kommen beim Hyperscale-Computing massiv skalierbare Serverarchitekturen und virtuelle Netzwerke zum Einsatz.

Die für den Betrieb von Rechenzentren erforderliche Energie ist enorm und deren Ausbau teuer. Einige Branchenexperten erwarten, dass Rechenzentren bis 2030 bis zu 8% des weltweiten Stromverbrauchs ausmachen. Von optischen Modulen wird erwartet, dass sie den Durchsatz mit wenig zusätzlichem Stromverbrauch erheblich verbessern. Rechenzentren erweitern neben anderen Datenkommunikationsanwendungen mit hoher Bandbreite die Grenzen der optischen Modultechnologie und stellen im weiteren Sinne höhere Anforderungen an die Oszillatortechnologie.

Bild 1: Optische Module werden an jedem Punkt des optischen Backbones – vom Fronthaul bis zum Backhaul – mit Transceivern mit hoher Datenrate verwendet, die in Metro-Netzen und Rechenzentren erforderlich sind (RAN = Radio Access Network).
Bild 1: Optische Module werden an jedem Punkt des optischen Backbones – vom Fronthaul bis zum Backhaul – mit Transceivern mit hoher Datenrate verwendet, die in Metro-Netzen und Rechenzentren erforderlich sind (RAN = Radio Access Network).
(Bild: Endrich)

Die Rolle eines optischen Moduls besteht darin, eingehende optische Signale in elektrische Signale umzuwandeln und ausgehende elektrische Signale für den Transport ohne Fehler in das optische Format umzuwandeln. Dies wirft das komplexe Problem auf, die beiden Zeitbereiche – den des optischen Netzwerks und den des Chipsatzes auf der Hostplatine – zu synchronisieren. Dies macht das genaue Timing zu einem der kritischsten Faktoren innerhalb eines optischen Moduls. Die Komponente, die für die Überbrückung der Zeitlücke verantwortlich ist und daher als Re-Timer bezeichnet wird, erfordert einen Referenztakt, der mit zunehmender Datenrate von 100 auf 400 und 800 GBit/s einen zunehmend geringeren Jitter aufweisen muss.

Bild 2: Blockdiagramm eines optischen Moduls mit einem SiTime-MEMS-Oszillator mit geringem Jitter, der den PAM4-Retimer taktet (PAM = Pulsamplitudenmodulation).
Bild 2: Blockdiagramm eines optischen Moduls mit einem SiTime-MEMS-Oszillator mit geringem Jitter, der den PAM4-Retimer taktet (PAM = Pulsamplitudenmodulation).
(Bild: Endrich)

Mit Beginn des Einsatzes von 400-Gigabit-Modulen wird der Phasenjitter des Referenzoszillators immer kritischer. RMS-Phasenjitter wird typischerweise durch Integrieren von Phasenrauschen über Offsetfrequenzen von 12 kHz bis 20 MHz berechnet. Der Differenzialoszillator SiT9501 von SiTime weist ein Phasenrauschen von –87 dBc/Hz bei einer Offsetfrequenz von 100 Hz und –170 dBc/Hz bei einer Offsetfrequenz von 400 MHz auf. Bei Integration führt das enge Phasenrauschen zu einem RMS-Phasenjitter von 70 Femtosekunden (1 fs = 10-15 s) bei einer Taktfrequenz von 156,25 MHz.

Der Oszillator-RMS-Phasenjitter quantifiziert die Variation einer Taktflanke. RMS-Phasenjitter in Referenztakten, die optische Module ansteuern, ist besonders wichtig, da er den Jitter im seriellen Datenstrom, der durch das Modul fließt, verstärkt und Fehler verursachen kann, wenn dieser Jitter zu groß ist. Da sich der Durchsatz von 400 auf 800 GBit/s verdoppelt, sollte sich der Jitter im Signal proportional um den Faktor Zwei verringern, um eine ähnliche Zeitspanne beizubehalten.

Bild 3: Vergleich des Phasenrauschens zwischen einem SiT9501-MEMS-Oszillator (RMS-Jitter: 70,629 fs; keine Störimpulse „Spurs“) und einem Quarz-PLL-basierenden Oszillator mit „Spurs“.
Bild 3: Vergleich des Phasenrauschens zwischen einem SiT9501-MEMS-Oszillator (RMS-Jitter: 70,629 fs; keine Störimpulse „Spurs“) und einem Quarz-PLL-basierenden Oszillator mit „Spurs“.
(Bild: Endrich)

Ein weiterer wichtiger Faktor, der bei der Berechnung des Phasenjitters berücksichtigt werden muss, ist das Vorhandensein von Störgeräuschen (Störimpulsen) im Phasenrauschen. Auf den ersten Blick scheint das Phasenrauschen zwischen einem SiT9501-MEMS-Oszillator und einem Quarz-PLL-basierenden Oszillator vergleichbar zu sein, doch bei näherer Betrachtung werden die „Spurs“ im Quarz-basierenden Phasenregelkreis-Oszillator (PLL) deutlich (Bild 3).

Das Phasenrauschen des SiT9501-Oszillators weist keine „Spurs“ auf, was zu einem RMS-Phasenjitter von nur 70 fs führt. Umgekehrt hat der Quarzoszillator einen Gesamt-RMS-Phasenjitter von 267 fs. Ohne Berechnung der „Spurs“ beträgt der RMS-Phasenjitter des Quarzoszillators nur 90 fs, was bedeutet, dass die „Spurs“ 60% des gesamten Jitters ausmachen. Die fortschrittliche Integer-N-PLL-Technologie von SiTime ermöglicht dichtes Phasenrauschen und geringeren Jitter ohne „Spurs“.

Da moderne optische Module die Datenraten um das Zwei- bis Vierfache erhöhen sollen, müssen die im Modul enthaltenen Komponenten diese Verbesserungen liefern, ohne ihren Platzbedarf zu erhöhen. Der SiT9501-Differenzialoszillator von SiTime ist die optimale Lösung für Designs von 400- und 800-GBit/s, da bei kleineren Größen mit nur 70 fs RMS-Phasenjitter keine Kompromisse bei der Leistung erforderlich sind. Darüber hinaus integriert der Oszillator SiT9501 (in einem Gehäuse mit 2,0 mm x 1,6 mm) Source-Bias-Widerstände, was zu einer Reduzierung des gesamten Platzbedarfs um 50% im Vergleich zu den derzeit meist verwendeten Quarzoszillatoren mit 2,5 mm x 2,0 mm führt.

Bild 4: Vergleich der Grundfläche und Stromverbrauchs eines herkömm¬lichen AC-gekoppelten LVPECL-Layouts mit einem 2520-Oszillator (links) und des Layouts eines 2016-SiT9501-MEMS-Oszillatorss mit integrierten LVPECL-Source-Bias-Widerständen (rechts).
Bild 4: Vergleich der Grundfläche und Stromverbrauchs eines herkömm¬lichen AC-gekoppelten LVPECL-Layouts mit einem 2520-Oszillator (links) und des Layouts eines 2016-SiT9501-MEMS-Oszillatorss mit integrierten LVPECL-Source-Bias-Widerständen (rechts).
(Bild: Endrich)

Der Oszillator SiT9501 integriert zudem On-Chip-Spannungsregler, die das Stromversorgungsrauschen filtern und die Leistungsintegrität bei Moduldesigns verbessern. Die Reduzierung des Timing-Footprints mit solchen integrierten Funktionen und der geringen Gehäusegröße ist wichtig, da mehr als die Hälfte des optischen Moduls von der Laser-Baugruppe und der zugehörigen Elektronik verbraucht wird und nur wenig Platz für die Signalverarbeitung und den Datenpfad bleibt. Durch die Platzersparnis können Modulhersteller weitere Funktionen nutzen.

Um den strengen Strombegrenzungen für optische Module zu begegnen, führt das Entfernen der beiden Vorspannungswiderstände zu einem um 32 mA geringeren Stromverbrauch bei einem AC-gekoppelten Ausgang. Mit dem SiT9501 wird auch die FlexSwing-Technologie eingeführt, mit welcher der Differenzspannungshub werkseitig auf einzigartige Weise programmiert werden kann, um die Anforderungen an den Differential-Eingangshub eines beliebigen Chipsatzes zu erfüllen. Mit FlexSwing können Ingenieure Niederspannungs-Chipsätze mit nicht standardmäßigen Spannungsschwankungen aufnehmen. Durch die Anpassung an die genauen Anforderungen des Chipsatzes kann der typische Abschluss beseitigt werden, wodurch der Strom mit einem DC-gekoppelten LVPECL-Ausgang um bis zu 16 mA reduziert wird.

Diesen Beitrag lesen Sie auch in der Fachzeitschrift ELEKTRONIKPRAXIS Ausgabe 4/2021 (Download PDF)

Die Entwicklung von optischen Modulen zu Datenraten von 400 und 800 GBit/s, die von neuen Technologien angetrieben werden, erfordert Leistungssprünge ohne Erhöhung der Größe und des Stromverbrauchs. Dies wiederum treibt Oszillatoren an, energieeffizienter zu sein, weniger Platz zu verbrauchen und weniger Jitter zu erzeugen. Mit Innovationen wie integrierten Vorspannungswiderständen und programmierbarem Spannungshub reduziert der Differentialoszillator SiT9501 den gesamten Platzbedarf und den Stromverbrauch mit nur 70 fs RMS-Phasenjitter.

* Parker Traweek ist Product Marketing Engineer bei SiTime.

Artikelfiles und Artikellinks

(ID:47070775)