Leiterplatten vorausschauend für Prüfbarkeit planen und entwickeln

| Autor / Redakteur: Chris Carlson * / Sebastian Gerstl

Bild 1: Testsysteme können beide Seiten einer Baugruppe untersuchen. Aber das Platzieren von Testpunkten ausschließlich auf einer Seite der Leiterplatte macht die Testvorrichtung weniger komplex. Ein entsprechend vorausschaundes, auf Testability optimiertes Design der Platine kann hier die Entwicklungskosten signifikant verringern.
Bild 1: Testsysteme können beide Seiten einer Baugruppe untersuchen. Aber das Platzieren von Testpunkten ausschließlich auf einer Seite der Leiterplatte macht die Testvorrichtung weniger komplex. Ein entsprechend vorausschaundes, auf Testability optimiertes Design der Platine kann hier die Entwicklungskosten signifikant verringern. (Bild: Altium)

Leiterplatten sollten nicht nur auf Profitabilität entwickelt werden. Test- und Prüfbarkeit ist ebenfalls essentiell, damit Bauteil- und Herstellungsfehler oder potentielle Probleme schnell entdeckt werden können. Hierfür hat sich die Entwicklungsphilosophie „Design for Testability" bewährt.

Die Freigabe eines Designs setzt das Abliefern einer Leiterplatte voraus, die nicht nur funktioniert und allen Designvorgaben entspricht, sondern auch hergestellt werden kann. Das Entwickeln und Freigeben einer testbaren Leiterplatte enthält darüber hinaus mehrere Faktoren: die Kosten für die Fertigung der unbestückten Leiterplatte (PCB), die Kosten für die Bauteile, die Bestückungskosten und nicht zuletzt die Prüfkosten. Eine fertige Leiterplatte kann bis zu 30 % der gesamten Produktionskosten des fertigen Produkts ausmachen. Aus diesem Grund muss sichergestellt werden, dass ein Design auch prüfbar ist.

„Design for Testability" bedeutet, ein Produkt zu entwickeln, das eine hohe Testabdeckung aufweist und die Möglichkeit bietet, Fehler, wie z. B. Bauteil- und Herstellungsfehler, schnell zu entdecken. Wenn Sie schon in den Anfangsphasen des Designs vorausplanen, sorgt dies nicht nur dafür, dass Ihre Leiterplatte auf Anhieb richtig entworfen wird, sondern auch die notwendigen Parameter für eine optimale Prüfbarkeit und Herstellbarkeit erfüllt.

In den letzten Jahren haben immer mehr Elektronikunternehmen das Konzept des „Design for Profitability“ eingeführt. Dabei geht es darum, die Produkte während der Designphase so zu optimieren, dass sie strenge Sicherheits‑, Zuverlässigkeits‑ und Leistungsstandards erfüllen. Das Design for Profitability besteht aus zwei Hauptkomponenten: dem Design for Testability (DFT) bzw. der Anwendung von Techniken, die speziell auf eine bessere Prüfbarkeit eines Produkts und das Validieren seiner Leistung und Funktionalität abzielen, und dem Design for Manufacturability, das die Entwicklung eines Produkts mit geringstmöglichem Kostenaufwand bei minimalen Defekten beinhaltet. Die Anwendung dieser Konzepte kann nicht nur von Beginn an die Zahl der Designfehler reduzieren, sondern auch überhöhte Herstellungskosten senken und die Produktqualität deutlich verbessern.

„Design for Testability" frühzeitig in die Leiterplattenentwicklung einbeziehen

Das Einhalten von DFT-Richtlinien in den Anfangsphasen des Layout-Prozesses kann die Produktionszeiten erheblich verkürzen und kostspielige Herstellungsfehler eindämmen. Designer sollten den Auftragsfertiger (CM) immer direkt kontaktieren, um ihre spezifischen Anforderungen mit einem Testentwickler zu besprechen, der mit dem Herstellungsprozess vertraut ist. Hierauf aufbauend, kann der Testentwickler die gebotenen Möglichkeiten mit ihnen diskutieren und festlegen, welche Testmethoden für das jeweilige Design geeignet sind. Bei der Wahl eines Auftragsherstellers sollten die Designteams immer ihre DFT-Richtlinien zur Verfügung stellen. Eine Überprüfung dieser Richtlinien vor Beginn jedes Designprojekts versetzt Designer in die Lage, ihr Layout effektiver zu planen und umzusetzen.

Festlegung der besten Testabdeckung

Beim Entwurf eines Produkts mit Blick auf eine maximale Testabdeckung und die Möglichkeit, Fehler schnell einzukreisen, bekommt das DFT bei einer auf Rentabilität ausgerichteten Entwicklung höchste Priorität. Die umfassendste Testabdeckung bietet eine Kombination aus Boundary Scan (JTAG), automatisiertem ICT-Test, Röntgen-Laminografie (AXI) und visueller Inspektion (sowohl manuell als auch maschinell). Designer erhalten dadurch auch sofortige Rückmeldungen über den Herstellungsprozess, sodass sich der Arbeitsablauf ohne Verzug anpassen lässt und defekte Bauteile entdeckt und entfernt werden können.

Ebenso von Vorteil ist das Festlegen, welche Testabdeckung für ein bestimmtes Design benötigt wird, denn nicht jedes Design erfordert alle Arten von Tests. Obwohl es viele Testmöglichkeiten gibt, reicht unter Umständen ein einfacher Funktionstest aus, um die Leistung, Funktionalität und Qualität des Endprodukts sicherzustellen.

Anforderungen für In-Circuit-Tests

In-Circuit-Tests (ICT) werden sowohl auf der Bauteilebene als auch während des Herstellungsprozesses eingesetzt, um bestimmte Defekte auf der Leiterplatte aufzudecken. Es gibt zwei Arten von ICT-Systemen:

  • Flying-Probe-Test — die Prüfspitzen werden von einem Computersystem gesteuert, um beim Testen den elektrischen Kontakt mit bestimmten Netzen zu prüfenden Leiterplattenbaugruppe (Printed Circuit Assembly, PCA) herzustellen.
  • Testvorrichtung — Dieses System fixiert die Leiterplattenbaugruppe während des Tests und prüft verschiedene Netze zur Durchführung der Analyse.

Zu den Defekten, auf die diese Systeme getestet werden, gehören Kurzschlüsse und Stromkreisunterbrechungen, fehlende oder falsch angeordnete Bauteile mit schlechten Werten oder falscher Polarisierung sowie eine Vielzahl weiterer mit dem Schaltkreis zusammenhängende Anomalien. ICT-Tester können die Baugruppe auch während des Tests unter Spannung setzen und analoge sowie digitale Schaltungen auf ordnungsgemäße Funktion testen.

Die Anforderungen für In-Circuit-Tests können in Abhängigkeit davon variieren, welcher Test eingesetzt wird (Prüfköpfe oder Flying-Probe-Tests). Für Testsysteme mit Prüfköpfen gibt es DFT-Richtlinien, die die Eigenschaften eines Testpunktes vorschreiben. Designern wird empfohlen, eine Kopie der DFT-Richtlinien des Auftragsfertigers zur Hand haben, wenn sie Bestückung und Layout der Leiterplatte zuordnen. Die ICT-Vorrichtung untersucht verschiedene Funktionen auf der Leiterplatte, um die geeigneten Messungen festzulegen und die Messsignale, den Stimulus und die Stromversorgung für die zu testende Baugruppe bereitzustellen. Testsysteme können beide Seiten der Baugruppe untersuchen, aber das Platzieren von Testpunkten ausschließlich auf einer Seite der Leiterplatte macht die Testvorrichtung weniger komplex, was wiederum die Kosten minimiert und die Rentabilität verbessert.

Änderungen an der Testvorrichtung, die nach ihrer Entwicklung für eine bestimmte Baugruppe implementiert werden, verursachen zusätzliche Kosten. Aus diesem Grund ist es wichtig, Vorsicht walten zu lassen, um ein Verlagern der vorhandenen Testpunkte bei Änderungen an der Baugruppe zu vermeiden.

Eine kostengünstige Testoption

Das für das PCB-Layout verwendete EDA-Werkzeug bringt eine Reihe von Designregeln zur Definition aller Testpunkte sowie Angaben zur erforderlichen Testabdeckung mit. Das richtige Konfigurieren dieser Regeln in den Vorstufen des Layout-Prozesses hilft durch automatisierte Arbeitsabläufe beim Optimieren der Testdokumentation.

Bei der erstellten Dokumentation handelt es sich um eine Testpunktdatei oder einen Testpunktbericht mit den Koordinaten jedes Testpunktes. Diese Testpunktdatei kann in einer Vielzahl von Dateiformaten erstellt werden, darunter das Format IPC-D-356A. Denken Sie daran, dass der Auftragsfertiger möglicherweise alternative Dateiformate benötigt, um die Testvorrichtung exakt anzufertigen. Daher wird Designern dringend empfohlen, sich vor dem Testen mit ihm beraten.

Bei mehreren verfügbaren Testoptionen ist der Flying-Probe-Test möglicherweise am wirtschaftlichsten, da für die Herstellung einer Testvorrichtung keinerlei Werkzeuge benötigt werden. Flying-Probe-ICT-Tests erfordern nur eine Programmierung des Testsystems. Dies sollte bei der Angebotsprüfung eines für die Durchführung der Tests in Frage kommenden Vertragsherstellers berücksichtigt werden. Ein weiterer Vorteil des Flying-Probe-Tests besteht darin, dass Änderungen am Design der Baugruppe keine Modifikation der Testpunkte erfordern.

Design for Testability als Standard in der Leiterplattenentwicklung

Wenn Sie mit Blick auf die Prüfbarkeit in den Designprozess einsteigen, kann das den Produktionsablauf verändern und dazu führen, dass besser deutlich wird, wie das Design hergestellt werden sollte. Nach Abschluss der Planungsphase kann ein umfassender ICT-Test mögliche Defekte auf der Leiterplatte erkennen, noch bevor die Leiterplatte vollständig hergestellt ist. Dies spart Zeit, Arbeit und Kosten. Ein offener Dialog mit dem Auftragshersteller und ein fundiertes Verständnis für dessen Kompetenzniveau und Erfahrung tragen dazu bei, frühzeitig eine klare Erwartungshaltung für das Erzielen des gewünschten Ergebnisses zu schaffen. Das Festlegen der erforderlichen Testabdeckung gewährleistet, dass die geeigneten Tests während der Herstellungsphase eingesetzt werden und dass das fertige Produkt qualitativ hochwertig ist und eine optimale Leistung erbringt.

Mit Blick auf die Zukunft sollten DFT-Strategien in die DNA jedes einzelnen Designs einfließen, denn dies verleiht Herstellern und Designteams mehr Transparenz und die Gewissheit, dass das Endprodukt alle Erwartungen erfüllt.

Sichere Datenübertragung auf Leiterplatten

Sichere Datenübertragung auf Leiterplatten

08.03.18 - Systemschnittstellen mit hohen Datenraten sind sorgfältig zu planen und früh im PCB Design derart zu gestalten, dass sowohl Signal- als auch Power-Integrität gewährleistet sind. Der Beitrag zeigt, worauf zu achten ist. lesen

Die Leiterplatte
– so modern wie nie

Die Leiterplatte – so modern wie nie

07.03.18 - Unter dem Dach des Würth-Konzerns schreibt die Würth Elektronik Circuit Board Technology (CBT) seit mehr als 40 Jahren Elektronikgeschichte. Dabei gab es Anfangs durchaus auch Skepsis gegen das „branchenfremde“ Geschäft des jüngsten Unternehmens-Sprosses. lesen

* Chris Carlson ist Senior Field Application Engineer bei Altium

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45308874 / Leiterplatten-Design)