Leistung und Strom präzise unter Kontrolle halten

| Autor / Redakteur: Ron Wilson * / Gerd Kucera

Bild 1: Einige Stromversorgungsarchitekturen großer Systeme, wie z.B. Rechenzentren, speisen 48 V direkt in den PoL-Regler. Dabei wird auf 12 V heruntergewandelt, um auch andere Anforderungen zu bedienen.
Bild 1: Einige Stromversorgungsarchitekturen großer Systeme, wie z.B. Rechenzentren, speisen 48 V direkt in den PoL-Regler. Dabei wird auf 12 V heruntergewandelt, um auch andere Anforderungen zu bedienen. (Bild: Intel PSG)

Beim Entwickeln von Stromversorgungen sind teilweise diametrale Anforderungen von System, Board und IC zu berücksichtigen. Mit der flexiblen AnDAPT-Power-Plattform lässt sich diese Aufgabe erleichtern.

Das Design einer Stromversorgung moderner Systeme wird immer komplexer, weil der Energiebedarf auf jeder Ebene zunimmt und immer dynamischer wird, und zwar hinsichtlich Gesamtsystemen bis hinunter zu den einzelnen Halbleiterbausteinen. Gleichzeitig fordern moderne Halbleiter eine zunehmend anspruchsvollere Stromversorgung, die hohe Spitzenströme, jahrzehntelange Betriebszeiten, schnelle Einschwingvorgänge und digitale Regelung bietet. Die Entwicklung von Stromversorgungen für den Lastpunkt (PoL; Point-of-Load) ist damit zu einer komplexen Mischung aus einer umfangreicher Systemoptimierung und einem Mixed-Signal-Design mit hoher Bandbreite geworden.

Umstrukturierung der Stromversorgung

Das Power Management auf Systemebene umfasst heute zahlreiche hierarchische Kompromisse. Obwohl 12-, 24- und 28-VDC-Versorgungsschienen in den Applikationen etabliert sind, experimentieren große Cloud-Computing-Unternehmen wie Google mit 48 VDC als Hauptverteilerschiene für den Strom. Diese Architektur liefert 48 VDC an die PoL-Regler, die große Lasten wie SoCs direkt versorgen. Dabei wird auf 12 V heruntergewandelt, um auch andere Anforderungen zu bedienen. Google konstatiert, dass der 48-V-Ansatz im Vergleich zur 12-V-Verteilung die Verluste um das 16-fache verringert. Aber es gibt Gründe dafür, solche hohen Spannungen nicht so tief in die Systemarchitektur zu verlegen.

Für die Umsetzung einer 12-V-Verteilung, z.B. mit Silizium-MOSFET-Schaltern und gängigen Reglern, steht bereits eine umfassende Infrastruktur zur Verfügung. Einstufige 48-V-PoL-Regler können hingegen GaN-Schalttransistoren benötigen, die teurer sind.

„Dies führt zu einer Abwägung zwischen Investitions- und Betriebskosten“, konstatiert Mark Davidson, Intel PSG Power Division Manager, „mit 48-V-PoLs lässt sich zwar ein höherer Wirkungsgrad in großen Systemen erzielen, aber die Abwärtswandlung der hohen Spannung auf 5 bis 8 V ermöglicht auch den Einsatz kostengünstigerer PoLs.“ Die Stromverteilung bei niedrigerer Spannung bietet auch schnellen Zugriff auf spezielle PoLs, deren Fähigkeiten entscheidend sind, um die komplexen Anforderungen der ICs auf Systemebene zu erfüllen.

Zunehmend anspruchsvollere ICs schaffen weitere Herausforderungen

Seit Jahrzehnten brachte uns Moore's Law immer kompaktere IC-Bausteine, die auch weniger Energie pro Chip-Fläche verbrauchten. Mit der Einführung von 90-nm-Prozessen, stoppte die Skalierung der Leistungsdichte, da immer kleinere Transistor-Abmessungen und komplexe Power-Management-Strategien erforderlich wurden, um eine Überhitzung der Halbleiter zu verhindern. Dazu zählen unter anderem die Taktskalierung, um einen IC zu verlangsamen, wenn er zu heiß läuft; mit einer Spannungsskalierung wird die statische Leistungsaufnahme in den Griff gebracht und das Power-Gating verringert oder deaktiviert die Versorgung von Funktionsblöcken, wenn diese nicht benötigt werden.

Diese Strategien sind zwar im Grunde genommen sinnvoll, aber in der Praxis müssen Fragen wie die Vorhersage zukünftiger Lasten und die Handhabung der Latenz beim Power-Gating beantwortet werden, um komplexe Halbleiterbausteine integrieren zu können. So kann das Einfrieren eines Blocks die Isolierung seiner Umgebung, das Speichern seines Zustands, das Ändern seiner Versorgungsspannung und Taktfrequenz und das Warten auf deren Einschwingen mit sich bringen. Wird der Block wieder benötigt, muss er erneut initialisiert und mit dem System verbunden werden. Die Sequenzierung stellt eine weitere Herausforderung dar. Sie stellt sicher, dass die Blöcke innerhalb des ICs die erforderlichen unterschiedlichen Spannungen erhalten – in der richtigen Reihenfolge und Höhe, um ein Latch-up an den Schnittstellen zwischen den Blöcken zu vermeiden.

Die Anforderungen an Point-of-Load-Regler werden daher immer komplexer. Sie müssen in der Lage sein, umgehend auf detaillierte Befehle des Power Managers, beispielsweise für spezielle Spannungsanstiege, zu reagieren und sehr schnelle Laständerungen zu handhaben. James Tschanz, Circuit Researcher bei Intel, dazu: „Aggressives Power-Gating kann eine Stromschiene sehr schnell von mehreren Watt auf Milliwatt herunterfahren.“

PoL-Regler müssen auch in der Lage sein, Stromschwankungen zu verfolgen, ohne deren Spannungsfehler- oder Rauschspezifikationen zu überschreiten. Entwickler müssen unter Umständen dynamisch zwischen Buck-/Abwärtsreglern, die bei hohen Strömen effizienter arbeiten, und störungsarmen LDO-Reglern (Low-Drop-out), die bei niedrigen Strömen effizienter sind, hin- und herschalten. Die Regler müssen auch höhere Spannungen für die Programmierung nicht-flüchtiger Speicher bereitstellen und die großen Einschaltströme und komplexen Anforderungen der Sequenzierung von FPGAs handhaben, ohne dabei die strengen Anforderungen hinsichtlich Störungen zu verletzten, um den ordnungsgemäßen Betrieb von Analogschaltungen und SRAM-Blöcken zu gewährleisten.

Das Ergebnis dieser widersprüchlichen Anforderungen ist, dass ein IC auf Systemebene von mehreren PoL-Reglern umgeben ist, plus einem Mikrocontroller (MCU) oder FPGA, um sicherzustellen, dass alle Elemente interagieren, um sämtliche Anforderungen zu bedienen. Die effiziente Umsetzung der Power-Management-Strategie unter realen Bedingungen wird so komplex, dass einige Entwicklungsteams das Problem durch den Einbau großer Kondensatoren in der Nähe der größten ICs auf ihren Boards lösen.

Die Suche nach einer besseren Lösung

Ein ehrgeiziger Ansatz ist, alle PoLs in große ICs zu integrieren. Tschanz verweist auf das „Fully-Integrated-Voltage-Regulator“-Programm von Intel, das sowohl Schalt- als auch Linearregler in einige CPU-Chips integriert. „Wir können Schaltregler in der Nähe der Blöcke platzieren, die sie mit Strom versorgen sollen – zusammen mit Induktivitäten in einem Gehäuse“, so Tschanz. „Und wir können LDOs direkt in der Nähe der integrierten Speicher und PLLs vorsehen.“ Damit muss nur eine 1,8-V-Schiene bereitgestellt werden, wobei ein tieferes Power-Management-Verständnis der ICs nicht erforderlich ist. Die Hersteller von Reglern helfen bei dieser Lösung, indem sie PoLs mit mehreren Ausgangsspannungen und digitalen Schnittstellen entwickeln, um eine Zwei-Wege-Kommunikation mit Leistungsreglern zu ermöglichen. Dabei wird mehr Augenmerk auf das Einschwingverhalten gelegt; höhere Schaltfrequenzen kommen zum Einsatz, um Störungen minimal zu halten.

Einen weiteren innovativen Ansatz für das Power-Management-Problem kommt vom Start-up AnDAPT. Kapil Shankar, CEO des Unternehmens, erklärt dazu, dass beim Auftreten eines Problems mit zu vielen Unsicherheiten die Branche in der Regel mit Programmierbarkeit reagiert: „In einem solchen Fall ist ein Mikrocontroller keine gute Lösung. Gerade bei mehreren gleichzeitigen Echtzeit-Tasks kann eine MCU die deterministische Latenz nicht garantieren, die heutiges Power Management erfordert.“ Änderungen sind manchmal im Design der Analogpfade erforderlich, sodass Software allein nicht helfen kann.

Die Antwort von AnDAPT ist ein feldprogrammierbarer Mixed-Signal-Chip: eine „Adaptive-Multi-Rail-Power-Plattform“ (Bild 2). Die AnDAPT-Architektur weist zwei SRAM-programmierbare Fabrics auf. Eine davon ist eine konfigurierbares Fabric aus analogen Signalpfaden und die andere eine herkömmliche FPGA-Fabric. Sie werden durch verschiedene konfigurierbare Funktionen ergänzt, z.B. Stromversorgungs-, Sensorblöcke, Kompensator-RAMs und Timer.

AnDAPT bietet Vorlagen, um diese Blöcke für spezifische Funktionen zu konfigurieren, beispielsweise um einen Stromversorgungsblock solcherart zu konfigurieren, als dass er als Schaltregler, LDO-Regler, Stromschutzschaltung oder Strommessungs-DAC-Komparator konfiguriert werden kann. Ein Sensorblock kann als Fehler-Digitalisierer, Komparator, Instrumentenverstärker oder Referenz-DAC programmiert werden. Kompensations-RAMs können als Nachschlagtabellen für in die FPGA-Fabric programmierte Arithmetikfunktionen dienen, um Übertragungsfunktionen für digitale Regelkreise zu implementieren. Die FPGA-Fabric kann Zustandsmaschinen für die Steuerung, Sequenzierung und Schnittstellenfunktionen implementieren. Die analoge Fabrics schließlich sorgt für Analogverbindungen.

Die AnDAPT-Power-Plattform wird über eine grafische Benutzeroberfläche konfiguriert. Das entwickelte System kann dann mit einem integrierten Simulationswerkzeug näher spezifiziert werden. Nicht jedes einzelne Design benötigt das Ausmaß an Flexibilität, die AnDAPT bietet. Die Plattform kann aber ein nützliches Tool sein, um die Entwicklung einer mehrstufigen Stromversorgung für Systeme, Boards und ICs zu vereinfachen.

* Ron Wilson ist Technikredakteur der Intel Programmable Solutions Group (ehemals Altera).

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45569208 / Leistungselektronik)