Suchen

Leiterplattendesign Layouts mit hochpoligen FPGAs realisieren

| Autor / Redakteur: Martin Reuter* / Gerd Kucera

Moderne FPGAs können die Funktionalität und Leistungsfähigkeit von Systemen verbessern. Doch ihre höhere funktionale Komplexität und I/O-Performance stellen neue Anforderungen an das Leiterplattenlayout. I/O Designer von Mentor Graphics verbindet FPGA und PCB-Design zu einem integrierten System-Design-Prozess und erlaubt ein paralleles Arbeiten in beiden Disziplinen.

Firmen zum Thema

( Archiv: Vogel Business Media )

Der Trend zu weiter schrumpfenden Produktabmessungen erhöht den Druck, stets komplexere Systeme in FPGAs zu integrieren. Chips mit mehreren hundert Pins werden mittlerweile in unglaublich kleine Gehäuse gepackt. Und der PCB-Entwickler soll nun diese Bauteile möglichst effektiv mit dem Rest des Designs verbinden. Eine scheinbar unlösbare Aufgabe.

Eine Lösung bieten so genannte HDI-(High-Density Interconnect-)Technologien, die vom Produktionsprozess für Silizium abgeleitet wurden. In Verbindung mit traditionellen Leiterplatten-Laminatstrukturen können sie die Verbindungsdichte einer Leiterplatte signifikant steigern und ermöglichen den Anschluss von Bausteinen mit hoher Pin-Dichte ohne Ausbeuteverluste. Der Übergang zu einer HDI-Technologie wird ab etwa 100 Pins pro Quadratzoll bzw. ab 0,8 mm Pin-Pitch oder weniger erforderlich. Obwohl diese Technologie als sehr teuer erscheint, kann sie die Kosten durch Reduzierung der Laminatschichten und kleinerer Leiterplatten (etwa mehrer Baugruppen pro Nutzen) tatsächlich verringern. Die kleineren Abmessungen führen gleichzeitig zu einem verbesserten elektrischen, thermischen und elektromagnetischen Verhalten.

Bildergalerie

Der Anteil passiver Komponenten auf der Leiterplatte nimmt weiter zu

Zur Unterstützung der vergrößerten On-Chip-Funktionalität sind zusätzliche passive Komponenten wie Terminierungen und Entkopplungskondensatoren erforderlich. Passive Komponenten machen derzeit rund 70 bis 80% der gesamten Bauteile einer Leiterplatte aus. Dieser Prozentsatz wird weiter steigen. Während die aktiven Komponenten in größeren Ball-Grid-Arrays (BGAs) untergebracht sind, wird es zunehmend schwieriger, einen idealen Platz für diskrete passive Komponenten zu finden.

Passive SMD-Komponenten, die an der Ober- und Unterseite einer Leiterplatte befestigt werden, beanspruchen sehr viel Platz. Und weil einige diskrete Bauteile entfernt vom zugehörigen FPGA platziert werden müssen, kann sich dies negativ auf die Leistung des Gesamtsystems auswirken. Durch Einbetten der passiven Komponenten in die inneren Schicht einer Leiterplatte können Designer einerseits die Größe der Leiterplatte erheblich reduzieren und gleichzeitig deren Leistungsfähigkeit optimieren.

Embedded Passives haben interessante Vorteile für das Design

Der Einsatz so genannter Embedded Passives bietet neben der Größe einige weitere Vorteile. Er erlaubt höherfrequente Leiterplatten. Die durch eingebettete passive Komponenten erzielte Signallinearität verringert die Induktivität von Signalpfaden, die vom Leiterplattenkern zur Oberfläche und wieder zurück zum Kern laufen. Zusammen mit der niedrigeren Induktivität können diese Komponenten die Impedanz der Spannungsversorgung und die Emission elektromagnetischer Strahlung verringern, was wiederum die zur Verbesserung der elektrischen Parameter führt.

Eingebettete Komponenten reduzieren durch den Wegfall von oberflächenmontierten Bauteilen und Verkleinerung der Leiterplattenfläche auch die Gesamtkosten. Zudem lassen sich mehr Baugruppen pro Nutzen verarbeiten, es werden kleinere Stücklisten benötigt und die Nachbearbeitungszeit und die Kosten sind dadurch geringer.

Erfolgreiche FPGA-Implementierung mit dem I/O Designer

Der Schlüssel, um FPGA und Leiterplatte optimal aufeinander abzustimmen, liegt im Concurrent-Design. In dessen Rahmen lässt sich mit dem Software-Werkzeug I/O Designer eine Brücke zwischen beiden Designumgebungen schlagen und Synchronisationsprozesse automatisieren, die für die Implementierung von FPGAs mit Hunderten von Pins auf komplexe Leiterplatten erforderlich sind.

Der frühe Start mit der HDL-Beschreibung des FPGA und die automatische Erzeugung der Schaltplansymbole versorgt den PCB-Designer schnell mit Symbolen, die den FPGA im Design repräsentieren. Von da ab kann die parallele Arbeit am FPGA und der Leiterplatte beginnen. Pin-Zuweisungen, die beide Domänen berücksichtigen, können in einer optimierten Performance auf Systemebene wie auch zu einer Vereinfachung der Entflechtung und einer geringeren Lagenanzahl führen.

*Martin Reuter ist Technical Director Central Europe bei Mentor Graphics, München.

(ID:210696)