Suchen

Lattice Nexus: Neue Low-Power-Plattform für FPGAs

| Redakteur: Michael Eckstein

75% geringere Leistungsaufnahme, 100-mal kleinere Soft Error Rate (SER), 90% kleiner als die Konkurrenz, in 10 ms betriebsbereit: Mit seinen auf der neuen Nexus-Plattform basierenden, in FD-SOI-Prozess hergestellten Crosslink-NX-FPGAs sieht Lattice sich für anspruchsvolle Anwendungen gerüstet.

Firmen zum Thema

Sparsam dank FD-SOI: Lattice setzt vor allem auf stromsparende programmierbare Logikbausteine mit kleinem Formfaktor.
Sparsam dank FD-SOI: Lattice setzt vor allem auf stromsparende programmierbare Logikbausteine mit kleinem Formfaktor.
(Bild: Jonathan Ley)

Die Automobilbranche macht es seit Jahrzehnten vor: Mit einem guten Plattformansatz lassen sich Entwicklungskosten drücken und Synergieeffekte nutzen. FPGA-Anbieter Lattice Semiconductor will diesen Ansatz nun konsequent auf programmierbare Logikbausteine anwenden und hat dafür die nach eigenen Angaben besonders energiesparende Technologieplattform Nexus entwickelt. Diese lässt Lattice bei Technologiepartner Samsung im optimierten CMOS-Verfahren „Fully-Depleted Silicon-On-Insulator“, kurz FD-SOI, fertigen. Nexus soll die Basis bilden für alle kommenden FPGA-Chips des Unternehmens. Erster Vertreter ist der zeitgleich mit Nexus vorgestellte programmierbare Baustein Crosslink-NX. Lattice peilt damit Märkte an, die große Stückzahlen versprechen: (I)IoT, Embedded Vision, Sensor-Fusion und -Aggregation, industrielle Automation, autonome Fahrzeuge oder auch Telekommunikation.

„Die Lattice Nexus-Plattform kombiniert hohe parallele Rechenleistung und Reprogrammierbarkeit von FPGAs mit geringem Stromverbrauch, der für Applikationen wie KI-Inferenz am Edge und Sensormanagement nötig ist“, sagte Steve Douglass, Corporate Vice President der Forschungs- und Entwicklungsabteilung des FPGA-Herstellers. Zudem könne Lattice auf Basis der Plattform neue Produkte schneller entwickeln und auf den Markt bringen – siehe oben.

Bildergalerie
Bildergalerie mit 10 Bildern

Optimierte DSP-Blöcke und viel Speicher pro Logikzelle

Douglas sieht noch einen weiteren Vorteil: Die nach eigenen Aussagen umfassend ausgestattete Plattform würde Anwendern helfen, Lösungen schneller zu entwickeln – selbst dann, wenn sie keine FPGA-Experten sind. Neben spezieller Entwicklungssoftware gäbe es dazu vorgefertigte Soft-IP-Blöcke, Evaluationsboards, Kits und Referenzdesigns. Derartiges Zubehör gehört allerdings auch bei der Konkurrenz zum Standardrepertoire.

Gordon Hands, Director of Product Marketing von Lattice, hebt denn auch lieber die Architektur der Plattform hervor, etwa optimierte DSP-Blöcke (Digital Signal Processor) und die üppige On-Board-Speicherausstattung und das damit einher gehende günstige Speicher-zu-Logik-Verhältnis. „Davon profitieren zum Beispiel KI-Anwendungen, da Daten dort bereitstehen, wo sie verarbeitet werden“, sagt Hands.

Von Grund auf für geringen Stromverbrauch entwickelt

Die Nexus-Halbleiter werden mit Strukturbreiten von 28 nm im 28FDS-Fertigungsprozess in den Foundries des Technologieriesen Samsung gefertigt. SOI bezeichnet ein Herstellungsverfahren für CMOS-basierte Halbleiter, bei dem eine dünne Siliziumschicht – sie bildet den Kanal des Transistors – durch eine isolierende Schicht vom darunter liegenden Silizium-Substrat getrennt wird. Diese als „buried oxid“ („vergrabenes Oxid“) oder kurz BOX bezeichnete Technik verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat.

Bei FD-SOI-Transistoren ist der SOI-Kanal besonders dünn. Bereits eine sehr geringe Gate-Spannung reicht daher aus, um die Schicht vollständig zu verarmen, also Ladungsträger quasi abzusaugen. Die Folge: Schwellspannung und Leckströme sinken, zudem ist der nachteilige „Floating-Body“-Hysterese-Effekt weniger stark ausgeprägt. Beides führt dazu, dass sich integrierte Transistoren mit erheblich geringeren Arbeitsströmen betreiben lassen, was der Energieeffizienz zugutekommt. „Gegenüber herkömmlicher CMOS-Technik reduziert FD-SOI die Leckströme der Transistoren um rund 50%“, erklärt Hands. Unter dem Strich sei so das Herstellen von ICs möglich, die bis zu 75% weniger Leistung verbrauchen als mit herkömmlicher CMOS-Technik gefertigte Chips vergleichbarer Funktionalität.

FPGA-Charakteristik per Spannung einstellbar

Auch soll der Aufbau für kürzere Schaltzeiten sorgen, was die Geschwindigkeit von Rechenwerk und Speicher erhöht. Gleichzeitig wirkt die Isolationsschicht wie ein Schild gegenüber ionisierender Strahlung. Die integrierten Schaltungen sind daher unempfindlicher gegenüber von außen einwirkende Störungen, was gerade in sicherheitskritischen Anwendungen wie dem Automobilbau oder der Luft- und Raumfahrt ein erheblicher Vorteil ist.

Damit nicht genug: „Über eine am Substrat anliegende Vorspannung lässt sich die Charakteristik der Transistoren beeinflussen“, sagt Hands. So könnten Anwender entscheiden, ob für die eigenen Applikationen eher der Stromsparaspekt oder die Performance im Vordergrund steht.

Neuer Crosslink-NX-FPGA für Embedded-Vision- und Edge-KI-Anwendungen

Der erste Baustein aus der neuen NX-Baureihe erfüllt aus Sicht von Lattice wichtige Anforderungen: Laut Hersteller arbeitet der Crosslink-NX sehr energieeffizient und gleichzeitig ausreichend schnell für rechenintensive Edge-Anwendungen. Aufgrund des 28FDS-Fertigungsverfahrens sei er zudem sehr robust und bei vergleichbarer Funktionalität um 90% kleiner als Konkurrenzprodukte. Hands zählt die wichtigsten Merkmale des CrossLink-NX auf:

  • Niedriger Stromverbrauch: CrossLink-NX basiert auf der Lattice Nexus FPGA-Plattform und reduziert den Stromverbrauch laut Lattice um bis zu 75 Prozent im Vergleich zu konkurrierenden FPGAs einer ähnlichen Klasse.
  • Hohe Zuverlässigkeit: Die Soft Error Rate (SER) der CrossLink-NX-Bausteine soll bis zu 100-mal niedriger sein als bei vergleichbaren FPGAs – wichtig für Anwendungen, die absolut zuverlässig arbeiten müssen. Das erste CrossLink-NX-Produkt ist laut Hands für den Einsatz in rauen Umgebungen im Außenbereich, in der Industrie und im Automobilbereich konzipiert.
  • Performance: CrossLink-NX bietet eine verbesserte Performance, die durch drei Schlüsselelemente ermöglicht wird:
  • Schnelle I/O-Unterstützung: Da sie mehrere schnelle I/Os einschließlich MIPI-, PCIe- und DDR3-Speicher unterstützen, sollen sich die CrossLink-NX-FPGAs besonders für Embedded-Vision-Anwendungen eignen.
  • Sofort einsatzbereit: Wenn wie bei industriellen Motorsteuerungen kurze Systemstartzeiten essenziell sind, soll CrossLink-NX eine ultraschnelle I/O-Konfiguration in nur 3 ms und eine Gesamtkonfiguration der Bausteine in weniger als 15 ms sicherstellen.
  • Hohes Speicher-zu-Logik-Verhältnis: CrossLink-NX stellt jeder Logikzelle 170 Bit Speicher zur Seite und erreicht damit laut Hands „das höchste Speicher-zu-Logik-Verhältnis seiner Klasse“. Dies soll KI-Inferenzberechnungen in Edge-Geräten beschleunigen.
  • Kleiner Formfaktor: Die CrossLink-NX-Chips sind in einem nur 6 mm x 6 mm kleinen Gehäuse erhältlich – und damit „bis zu zehnmal kleiner ist als vergleichbare FPGAs ihrer Klasse“.
  • Software-Tools und IP: Zusätzlich zur neuen Radiant-2.0-Entwicklungssoftware bietet Lattice eine Bibliothek gängiger IP-Cores mit Schnittstellen wie MIPI D-PHY, PCIe, SGMII und OpenLDI sowie Demos für gängige Embedded Vision-Anwendungen wie die 4:1-Bildsensoraggregation an.

Crosslink-NX ist zum Start in zwei Varianten verfügbar: als NX-17 mit 17.000 Logikzellen oder als NX-40 mit 39.000 Logikzellen. 192 seiner I/Os lassen sich programmieren. Damit bietet der FPGA deutlich mehr Möglichkeiten als sein Vorgänger, der Crosslink Plus – dem letzten noch nicht auf Basis der Nexus-Plattform entwickelten FPGA, der über 7.000 Logikzellen verfügt. Lattice hatte diesen erst vor wenigen Wochen vorgestellt. „Der Crosslink-NX kann neben Video Bridging auch rechenintensivere Aufgaben übernehmen“, sagt Hands.

2020 soll die NX-Serie Zuwachs durch weitere, voraussichtlich leistungsstärkere FPGAs bekommen.

„FPGA-Conference Europe 2020: Call for Paper ist eröffnet “ Werden Sie Referent auf der "FPGA Conference Europe 2020", Europas größter Anwenderkonferenz mit Fokus auf Field Programmable Gate Arrays. Vom 26. bis 28. Mai 2020 diskutieren Experten in München Grundlagen, Stand der Technik und Trends. Geben Sie der Branche neue Impulse und erfahren Sie aus den Diskussionen, was Hard- und Softwareentwickler von Embedded Systemen bewegt. Ihren Vortragstitel mit aussagekräftiger Zusammenfassung Ihrer geplanten Präsentation können Sie unter "Call for Paper FPGA Conference Europe 2020" einreichen.

Weiterführende Lesetipps

(ID:46284719)