Leiterplattenentwurf

Komplexes Board-Design mit cleverem Constraint Manager

| Redakteur: Gerd Kucera

High-Speed-Netze haben ihre eigenen Regeln

Die Taktraten auf aktuellen Boards werden immer höher und die nötigen Entwurfsregel damit komplexer. Mit der High-Speed-Option wird der Constraint Manager um viele elektrische Regeln und deren Online-Prüfung im PCB Editor erweitert. Abgebildet sind hier alle Vorgaben, die zum Entwicklen von modernen High-Speed-Schnittstellen wie DDR2, DDR3, DDR4, PCI Express und USB 3.0 erforderlich sind.

Eine typische Regel ist zum Beispiel die dynamische Phasenkontrolle, bei der ein angegebener Phasenversatz bei differentiellen Paaren durch bumps in der kürzeren Leitung des differentiellen Paares innerhalb eines definierten Bereiches ausgeglichen werden muss. Die Regelverletzung des dynamischen Phasenausgleichs wird als farblich gekennzeichneter Zahlenwert im Constraint Manager und als DRC-Verletzung im PCB Editor in Echtzeit angezeigt.

Miniaturisierung durch Embedded Components

Die fortschreitende Miniaturisierung erfordert auch ein dichteres Zusammenrücken von Durchkontaktierungen. HDI-Leiterplatten erlauben ein sehr dichtes Platzieren von Anschlussflächen zueinander, die sich ggf. sogar überlappen dürfen. Die Grenzen legt jeweils der Leiterplattenfertiger fest. In der Option Allegro PCB Miniaturization wird auch das Platz sparende Stapeln von Vias unterstützt.

Unter Beachtung der Fertigungsschritte des Lagenaufbaus können so platzsparende Kombinationen von Blind und Buried Vias vorgeschlagen werden, um von einer Lage auf eine andere zu wechseln. HDI-Regeln kommen vermehrt in impedanzkontrollierten Designs mit schnellen Anstiegszeiten zum Einsatz.

Embedded oder auch vergrabene (engl. buried) Bauteile haben gleich mehrere Vorteile. Dabei werden die Leiterplatten in verschiedenen Einzelschritten erstellt, Bauteile aufgebracht und die innen bestückten Lagengruppen anschließend miteinander zu der endgültigen Leiterplatte verpresst. Dazu muss die PCB-Layout-Software Bauteile in den Innenlagen platzieren und alle erforderlichen Entwurfsregel für Embedded Components überprüfen können.

Mit der Option Allegro PCB Miniaturization sind alle für das Design dieser Technologie wichtigen Regeln integriert. So können Bauteile nicht nur auf den bisherigen äußeren Lötseiten platziert werden; das Platzieren erfolgt auch auf Innenlagen, die zuvor für diese Art der Bauteilanordnung freigegeben wurden. Definiert ist auch, ob die Innenlage von oben oder unten, gemäß der Fertigungsschritte, zu bestücken ist. Die Software prüft Abstände zu den Kupferelementen benachbarter Lagen und meldet bei Unterschreitungen einen Entwurfsfehler. Auch werden beim Platzieren eines Bauteils, rund um dessen Abmessungen, Sicherheits- und Verbotszonen sowie Aussparungen automatisch erzeugt.

Welche Komponenten eignen sich für heutige Herstellverfahren, um in Leiterplatten integriert zu werden? Bei passiven Bauteilen lassen sich große Wertebereiche einsetzen ( Widerstände von 10 Ω bis zu 10 MΩ und Kondensatoren mit Kapazitäten von bis zu 100 nF). Bei den passiven Bauformen sind 0402 und 0201 mit einer Bauelementhöhe von 100 bis 300 µm möglich. Bei aktiven Bauteilen wie Dioden und ICs, werden ultradünne Chips ohne Gehäuse (bare-die) mit einer Höhe von 100 bis 150 µm und bis zu einer Anzahl von 50 Anschlüssen verarbeitet.

Ergänzendes zum Thema
 
Originalbeitrag als ePaper oder im pdf-Format lesen
Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43185767 / Leiterplatten-Design)