Leiterplattenentwurf

Komplexes Board-Design mit cleverem Constraint Manager

| Redakteur: Gerd Kucera

Bild 1: Die einzelnen Allegro-Module sind skalierbar in ihrer Funktion und verschiedene Optionen steigern zusätzlich die Effizienz. Ausbaustufen werden über unterschiedliche Lizenzen gesteuert.
Bild 1: Die einzelnen Allegro-Module sind skalierbar in ihrer Funktion und verschiedene Optionen steigern zusätzlich die Effizienz. Ausbaustufen werden über unterschiedliche Lizenzen gesteuert. (Bild: Cadence)

Der Allegro Design Flow unterstützt Einzelentwickler und große Teams von der Erstellung des Stromlaufplans bis hin zu den kompletten Fertigungsunterlagen.

Die Wiederverwendung von bereits vorhandenem Knowhow ist die intelligente Strategie des Allegro Design Flows. Darin definiert der Entwickler Schaltplansymbole oder physikalische Footprints nur einmal und hinterlegen sie in einer Bibliothek. Wenn diese Elemente in Entwürfen zum Einsatz kommen, werden sie in das Design kopiert und zum Design-Bestandteil. Änderungen schreibt die Software kontrolliert in die Bibliothek zurück oder sie bleiben nur als lokale Änderung in dem aktuellen Design.

In der Bibliothek können neben einzelnen Bauteilen auch Teile einer Schaltung hinterlegt sein. Diese Schaltungsmodule platziert der Entwickler dann fertig geroutet in seinem Design. Auch erprobte Entwurfsregeln speichert die Bibliothek als Regelsatz. Diese Art der Wiederverwendung spart Zeit und sichert eine gleichbleibende Qualität der Produkte.

Ein weiteres Merkmal des Flows ist der hierarchische Aufbau von Stromlaufplänen, Entwurfsregeln oder Bauteilstrukturen. Auch hier verfolgt die Allegro-Plattform den Ansatz, dass Informationen an zentraler Stelle einmal definiert und dann gezielt in tieferen Hierarchieebenen die Vorgaben überschrieben werden dürfen. So lassen sich schnell und präzise alle Eigenschaften einer elektrischen Schaltung definieren und übersichtlich verwalten. Die einzelnen Allegro-Module sind skalierbar in ihrer Funktion.

Kompatible Design-Daten schützen die Investion

Die Ausbaustufen sind über unterschiedliche Lizenzen gesteuert. Es lässt sich durch einfachen Wechsel der Lizenz, ohne das Design zu schließen, die Funktion eines Moduls erweitern. Aus kommerzieller Sicht können die Lizenzen gekauft und zusätzliche bzw. selten benutzte Optionen kurzfristig über eine eDA-Karte gemietet werden. Somit ist der volle Funktionsumfang der Allegro-Plattform mit einem optimierten Budget nutzbar.

Seit mehr als 20 Jahren verwendet Allegro die gleiche Methode der internen Design-Datenverwaltung und ist so in der Lage, die archivierten Design-Daten in die jeweils aktuelle Allegro-Versionen einzulesen. Dadurch schützt die Allegro-Aufwärtskompatibilität die getätigte Investition in eine PCB-Entwicklungssoftware, weil sich Daten ohne Konvertierung wiederverwenden lassen.

Ohne intelligentes Regelwerk kein optimales Board

Die Software Allegro PCB Designer hat einen integrierten Autorouter, der auch High-Speed-Signale verarbeitet. Im Constraint Manager können elektrische Entwurfsregeln vergeben und verwaltet werden wie: Min-, Max- und Matched-Leitungslängen, Pin-Pair-Regeln und Sonderregeln in definierten Bereichen (area rules).

High-Speed-Durchkontaktierungen in glasbasierten Schaltungsträgern

Opto-Elektronik

High-Speed-Durchkontaktierungen in glasbasierten Schaltungsträgern

10.12.14 - Mit zunehmender Datenübertragungsrate stoßen Kupferleitungen an ihre technischen Grenzen. Die Einführung hybrider opto-elektrisch integrierter Verbindungstechnik kann diese Nachteile überwinden. lesen

Net Scheduling oder Festlegen der Reihenfolge der Kontaktierung eines Netzes ist sinnvoll, um Topologien von Netzen zu definieren. Ein Netz mit mehreren angeschlossenen Komponenten wird intern in Punkt-zu-Punkt-Verbindungen einer definierten Reihenfolge unterteilt; anschließend lassen sich auch den Teilnetzen Entwurfsregeln zuweisen.

Ergänzendes zum Thema
 
Originalbeitrag als ePaper oder im pdf-Format lesen

Bei einer Daisy-Chain- oder FlyBy-Topologie wird eine Reihenfolge (1,2,3,4,...) festgelegt. Dies findet beispielsweise bei DDR3-Speichern Anwendung. Wird eine DDR2-Speicherstruktur definiert, dann kommt es auch zu Verzweigungen wo es auch Regeln gibt, in denen beschrieben wird, dass Äste eines Netzes gleich lang sein müssen.

Aber auch bei Low-Speed-Schaltungen, wie beispielsweise einer Stromversorgung, kann es nützlich sein: Es fließt von 1 nach 2 ein Strom von 20 A, von 2 nach 3 nur noch 3 A und von 3 nach 4 wird der Spannungsabfall über eine Sense-Regel-Leitung gemessen. Nach dem Net Scheduling lassen sich auch die Leiterbahnbreiten entsprechend der maximalen Stromstärke als Designregel definieren.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43185767 / Leiterplatten-Design)