Suchen

Cyclone 10 Intel präsentiert mit Cyclone 10 neue Low-End-FPGAs

| Redakteur: Sebastian Gerstl

Intel PSG, vordermals Altera, stellt eine neue Generation seiner Low-End-FPGAs der Cyclone-Serie vor. Die Cyclone-10-Bausteine sind in zwei Familien verfügbar: Cyclone 10 GX und Cyclone 10 LP.

Firmen zum Thema

Neue Generation der Cyclone-Reihe: Mit den Bausteinen der Serien Cyclone 10 GX und Cyclone 10 LP bediente Intel PSG Logikansprüche im Low-Cost-Sektor.
Neue Generation der Cyclone-Reihe: Mit den Bausteinen der Serien Cyclone 10 GX und Cyclone 10 LP bediente Intel PSG Logikansprüche im Low-Cost-Sektor.
(Bild: Intel PSG)

Die Cyclone 10 GX-Familie von Intel PSG ist eine Low-Cost-FPGA-Variante, die auf die Unterstützung von 10G-Transceivern ausgelegt ist.Die Reihe umfasst zum Start vier Bausteine. Diese reichen vom 10CX085 mit 85.000 Logikelementen (LE) bis hin zum 10CX220 mit 220.000 LEs. Die Bausteine verfügen über zwei Arten von Speicherblöcken: Die M20K-Blöcke (291 bis 587 Blöcke, 5.820 KBit bis 11.740 KBit) eignen sich für große Speicher-Arrays. Die 640-Bit großen MLAB-Blöcke (1.044 bis 2.704, 653 bis 1.690 KBit) sind für die Implementierung von Shift-Registern für DSP-Anwendungen und FIFO-Buffer ausgelegt. Damit verfügen die FPGAs insgesamt über Speicherkapazitäten von 6.473 bis 13.430 KBit.

Die FPGAs der Cyclone 10 GX-Familie verfügen über maximal 192 integrierte DSP-Blöcke nach IEEE 754. Diese unterstützen sowohl Festkomma- als auch Gleitkomma-Arithmetik und verfügen über eine maximale Rechenleistung von 134 GFLOPs. Es stehen zwischen 72 und 118 LVDS-Kanäle (1.434 GBit/s) und zwischen 192 und 284 User-I/O-Pins zur Verfügung. Dazu kommen noch 48 3V-I/O-Pins, ein PCIe-IP-Block (bis zu Gen2 x 4) und 4 bis maximal 12 10,3-GBit/s-Transceiver.

Mit seinen Cyclone 10 GX-FPGAs zielt Intel auf Anwendungen in der industriellen Bildverarbeitung, Smart City, Robotik oder Video-Streaming und Infotainment im Automotive-Spektrum.

Die Cyclone 10 LP-Familie ist für Anwendungen ausgelegt, in denen es auf eine effektive Ausgewogenheit von höchstmöglicher Leistung bei geriner Stromaufnahme ankommt. Die Reihe umfasst derzeit acht verschiedene Varianten, deren Komplexität von 6.000 LEs (10CL006) bis 12.000 LEs (10CL120) reicht. Die FPGAs verfügen über 15 bis maximal 288 DSP-Blöcke (18-x18-Multiplizierer), zwei bis vier PLLs, 176 bis 525 User-I/Os und zwischen 65 und 230 LVDS-Kanäle. An Speicher steht den Entwicklern zwischen 270 und 3.888 M8K-Speicherblöcken zu je 9 KBit zur Verfügung. Die statische Leistungsaufnahme konnte nach Angaben von Intel im Vergleich zur vorherigen Cyclone-Familie dank eines optimierten 60-nm-Prozesses um bis zu 50 Prozent gesenkt werden.

Die Low-Cost-Varianten aus der Cyclone 10-LP-Familie sind für Anwendungen wie I/O-Erweiterung, als Interface- oder Brückenlösung, für Sensorfusion und für industrielle Motorsteuerungen ausgelegt. Zudem soll sich die LP-Reihe auch für Rückfahrkameras oder die Verarbeitung von Videodaten im Fahrzeug eignen.

Die Cyclone 10 FPGAs sollen zusammen mit Evaluation-Kits und Boards und der neuesten Version der Quartus-Software im zweiten Halbjahr 2017 verfügbar sein.

(ID:44524614)