Prozessorverifikation

Integrität von RISC-V-Cores und -SoCs sicherstellen

Cover WP Siemens Dez. 2021

RISC-V-Prozessor-IPs werden zunehmend in SoC-Designs für eine Vielzahl von Anwendungen integriert. Es mangelt jedoch immer noch an speziellen Lösungen für die Verifikation, die hochintegrierte, vertrauenswürdige integrierte Schaltungen unterstützen.

Die offene RISC-V-Prozessorarchitektur ist dabei, die Welt des geistigen Eigentums (IP) und der System-on-Chip (SoC) aufzurütteln. Das Interesse ist groß, und in der Branche sind zahlreiche Aktivitäten im Gange. Erfolgreiche Anbieter von RISC-V-Kernen müssen jedoch alle Aspekte der Integrität ihrer Designs überprüfen: funktionale Korrektheit, Sicherheit, Schutz und Vertrauen.

SoC-Entwickler, die potenzielle RISC-V-Systeme evaluieren, müssen überprüfen, ob ihre Standards für die Integrität des Designs vollständig erfüllt sind. Möglicherweise möchten sie die Verifizierungsschritte auf Kernebene wiederholen und dann zusätzliche Aufgaben durchführen, um sicherzustellen, dass die Kerne ordnungsgemäß integriert wurden. Die Verifikation von RISC-V-Designs ist aufgrund der optionalen Funktionen, der Implementierungsflexibilität und der Bestimmungen für Kundenerweiterungen eine besondere Herausforderung.

In diesem Whitepaper wird die 'OneSpin RISC-V Integrity Verification Solution' vorgestellt und erörtert, wie ihre Komponenten alle vier Aspekte der Designintegrität sowohl auf Prozessorkern- als auch auf Full-Chip-Ebene verifizieren.

Dieses englischsprachige Whitepaper beantwortet folgende Fragen:

  • Welche Herausforderungen gibt es in der RISC-V-Verifikation?
  • Wie verifiziert man funktionale Korrektheit?
  • Wie verifiziert man Sicherheit, Schutz und Vertrauen?
  • Beispiel: Prozessorverifikation mit Rocket-Core-Design

Anbieter des Whitepapers

Siemens EDA

Arnulfstr. 201
80634 München
Deutschland

Cover WP Siemens Dez. 2021

 

Kostenloses Whitepaper herunterladen

Registrierung

Aufklappen für Details zu Ihrer Einwilligung