FPGAs mit C/C++ programmieren: Herausforderungen bei HLS Design Flows

back 2/3 next
Bild 2: Überprüfung paralleler Ausführungen in SLX FPGA. Bild: Silexica
Bild 2: Überprüfung paralleler Ausführungen in SLX FPGA.
Bild 2: Überprüfung paralleler Ausführungen in SLX FPGA.