SuperVia: Auf dem Weg zum (Sub-)3nm-Technologieknoten

back 4/4 next
Bild 4: Simulationen zeigen die Verbesserung des SuperVia-Widerstands und der Kapazität gegenüber einem herkömmlichen Stacked-Via-System. Bild: imec
Bild 4: Simulationen zeigen die Verbesserung des SuperVia-Widerstands und der Kapazität gegenüber einem herkömmlichen Stacked-Via-System.
Bild 4: Simulationen zeigen die Verbesserung des SuperVia-Widerstands und der Kapazität gegenüber einem herkömmlichen Stacked-Via-System.