Tools zur High-Level Synthese (HLS) haben die Programmierung von FPGAs für viele Entwickler zugänglicher gemacht, da
Tools zur High-Level Synthese (HLS) haben die Programmierung von FPGAs für viele Entwickler zugänglicher gemacht, da sie die automatische Umwandlung von C- oder C++-Code in RTL-Sprachen wie Verilog oder VHDL ermöglichen. Doch diese Umwandlung von C/C++ Code ist nicht immer unproblematisch. Entwickler müssen sich häufig mit den fünf hier geschilderten Problemen auseinandersetzen. ( Bild: Silexica )