Optimierte Chipfertigung Hoch statt breit: Heterogene SoC-Integration mit 3D-Hybrid-Bonding

Redakteur: Michael Eckstein

Moore’sches Gesetz aushebeln: Mit ihrem Die-to-Wafer-Hybrid-Bonding für die heterogene (3D-)Integration wollen zwei Fertigungsausrüster die Produktion von 3D-System-on-Chips revolutionieren.

Firmen zum Thema

Kernkomponente: Dem Wafer- und Die-Handling kommt bei der heterogenen 3D-Chip(let)integration eine besonders Bedeutung zu. Diese Aufgabe übernimmt zum Beispiel die Anlage EVG Gemini FB.
Kernkomponente: Dem Wafer- und Die-Handling kommt bei der heterogenen 3D-Chip(let)integration eine besonders Bedeutung zu. Diese Aufgabe übernimmt zum Beispiel die Anlage EVG Gemini FB.
(Bild: EV Group)

Komplexe System-on-Chip-(SoCs-)Bausteine vereinen oft etliche digitale und Mixed-Signal-Funktionsgruppen, von Prozessorkernen über Schnittstellen, Speicher, programmierbaren Logikbereichen bis hin zu HF-Frontends. Die Hochintegration auf einen Wafer bedingt, dass sich alle Blöcke möglichst mit einem Fertigungsprozess herstellen lassen. Doch HF-Funktionen haben andere Ansprüche an die Prozesstechnik als etwa DRAM oder NAND-Speicher. Von daher ist eine Gesamtintegration aller Baugruppen auf einem Chip möglicherweise kompromissbehaftet.

Eine Alternative ist die Chiplet-Technik: Hier werden die Funktionsgruppen in der jeweils am besten geeigneten Prozesstechnik mit unterschiedlichen Prozessknoten als Einzel-Dies hergestellt und diese im Anschluss zu einem System-in-Package (SiP) zusammengefügt. Besonders platzsparend ist es, die Chiplets zu stapeln – dies erfordert allerdings ausgefeilte Flip-Chip- und/oder Bonding-Techniken. Eine solche Die-to-Wafer-Hybrid-Bonding-Technik wollen das in Singapur beheimatete Unternehmen ASM Pacific Technology (ASM) und die EV Group (EVG) aus Österreich entwickeln.

Moore’sches Gesetz per Hybrid-Bonding erweitern

Nach Ansicht der Partner ist die heterogene Integration entscheidend, um das Moore‘sche Gesetz zu erweitern und künftige Generationen von Bausteinen mit immer höherer Performance zu ermöglichen. Das Hybrid-Bonden, das sowohl die Wafer-to-Wafer- als auch die Die-to-Wafer-Integration umfasst, sei ein notwendiger Prozessschritt dafür. „Die heterogene Integration ist für die Halbleiterindustrie ein entscheidender Weg nach vorne, um weitere Innovationen zu realisieren“, erklärt Markus Wimplinger, Corporate Technology Development and IP Director bei EVG. Dadurch würden neue Generationen von Bauelementen und Systemen möglich, etwa High-Bandwidth Memory (HBM), Logic-on-Memory, Chiplets, segmentierte und 3D-System-on-Chip (SoC)-Bauelemente und 3-dimensional gestapelte, rückseitig belichtete CMOS-Bildsensoren ermöglicht.

Eine Schwierigkeit beim Die-to-Wafer-Hybrid-Bonden besteht darin, die Grenzen und das Zusammenspiel der Techniken zu erweitern, um einen hohen Durchsatz und eine hohe Ausbeute für die Massenproduktion zu erreichen. Dazu müssen das Ultrapräzisions-Bonden, die Die-Vorbereitung und -Handhabung bei der Wafer-Fertigung in einer Reinraum-Klasse-1-Umgebung und die Hybrid- und Fusions-Bonding-Techniken zu einer nahtlosen Lösung zusammengeführt werden.

Solche ultrapräzisen, hochgradig konfigurierbaren Die-to-Wafer-Bonding-Fähigkeiten für die SoC-Fertigung lassen sich laut EVG und ASMPT nur realisieren, wenn man mit Ausrüstungspartnern aus dem Bereich der Wafer-Fertigung und -Montage eng abgestimmt zusammenarbeitet. Nach eigenen Angaben sind beide Unternehmen auf ihren Gebieten führend: EVG mit seiner Technik zur Die-Vorbereitung und Front-End-Reinhigung für das Die-to-Wafer-Hybrid-Bonden und ASMPT mit dem Ultrahochpräzisions-Bonden von extrem dünnen Dies. So beherrsche ASMPT etwa die ultrahochpräzise, auf 0,2 µm genaue Die-Platzierung.

Kupferverbindungen und das Dielektrikum werden direkt verschmolzen

Im Rahmen einer jetzt getroffenen Entwicklungsvereinbarung (JDA) wird ASMPT seine Expertise über das Präzisions-Die-Bonden zur Verfügung stellen, während EVG sein Knowhow zur Die-Vorbereitung (Reinigung und Aktivierung) und zum Wafer-Bonden in Form des EVG 320 D2W-Systems für das Direct-Placement-Die-to-Wafer-Bonden sowie des EVG GEMINI FB, das für kollektive Die-to-Wafer-Integrationsflüsse konfiguriert ist, bereitstellen.

Nach Angaben von EVG und ASMPT ist es „das ultimative Ziel des Die-to-Wafer-Hybridbondens, sowohl die Zeit bis zur Marktreife als auch die einmaligen Entwicklungskosten zu reduzieren, indem die Kupferverbindungen und das Dielektrikum von vorentwickelten Chiplets mit unterschiedlichen Funktionen direkt verschmolzen werden, um eine verbesserte Geräteleistung, Kosten und Formfaktor zu erreichen“. Systemdesigner wären dadurch in der Lage, Chiplets zu mischen und optimal zu verbinden.

Im Rahmen der JDA wollen ASMPT und EVG ihre Kernkompetenzzentren in Europa und Asien nutzen, „um die Entwicklung von Kundenprogrammen zu beschleunigen und schließlich hochkonfigurierbare modulare Systeme anzubieten, die ein breites Spektrum an Integrations- und Prozessanforderungen abdecken“. Als offen zugänglicher Innovations-Inkubator für Kunden und Partner hat EVG seinen „Heterogeneous Integration Competence Centre“ gegründet. Dieser soll helfen, „die Entwicklung neuer und differenzierender heterogener Integrationsprodukte und -lösungen zu beschleunigen“, sagt Wimplinger. Gemeinsam mit seinem Partner ASMPT will er der Industrie einen kompletten, hybriden Die-to-Wafer-Bonding-Prozessablauf anbieten.

(ID:47108078)