Chip-Design

High-Voltage-Standardzellen in SoCs implementieren

01.10.2010 | Autor / Redakteur: Joe Howel* /

Mit HV-Prozesstechnik lässt sich Logik mit Mixed-Signal-Schaltkreisen und Treibern auf einem Baustein unterbringen
Mit HV-Prozesstechnik lässt sich Logik mit Mixed-Signal-Schaltkreisen und Treibern auf einem Baustein unterbringen

Der Übergang zu kleineren Halbleiterstrukturen garantiert den Fortschritt beim System-on-Chip-(SoC-)Design. Neue Prozesse führen zu mehr digitaler Logik, größeren Speicherkapazitäten und einer zunehmenden Verarbeitung von Analogsignalen im Digitalteil. Wie lassen sich in diesen kleineren Architekturen höhere Spannungen implementieren?

Kleine Halbleitergeometrien mit hohen Spannungen (HV – High Voltage) erlauben eine anspruchsvollere Signalverarbeitung mittels DSPs und leistungsfähigen Mikrocontrollern und unterstützen schnellere Schnittstellen (z.B. 10/100 Ethernet, CAN 2.0, USB 2.0 und I²C). Mit HV-Prozesstechnologien können Entwickler Logik mit hoher Integrationsdichte zusammen mit Mixed-Signal-Schaltkreisen und Treibern auf einem einzigen Baustein unterbringen. Dabei sind jedoch einige Anforderungen zu erfüllen.

Obwohl HV in Sachen Systemleistungsfähigkeit klare Vorteile bietet, sind dabei einige Aspekte in Betracht zu ziehen. Entwicklungsteams, die ASICs auf der Basis eines HV-Prozesses mit kleinerer Geometrie nutzen möchten, sollten zuerst die Auswirkungen dieser Technologie auf die Effizienz ihres Systemdesigns überdenken.

  • 1. Systemzuverlässigkeit und Lebensdauer: Entwickler müssen sich über den Zeitraum bewusst sein, den ein System in einer HV-Domäne verbringen muss. Dann lässt sich festlegen, ob überhaupt höhere Spannungswerte gefragt sind, oder ob diese den Langzeitbetrieb beeinträchtigen.
  • 2. Technologiekosten: Bipolare CMOS-DMOS-(BCD-)Prozesse sind teuer zu implementieren, die Auswahl ist daher genau zu hinterfragen. Eine gründliche Systemanalyse sollte vorab erfolgen, um eventuell besser geeignete und kostengünstigere Lösungen zu nutzen. Dabei kann sich ein Ansatz mit mehreren Dice als hilfreich erweisen, anstatt nur auf einen einzigen Baustein zu setzen.

Auswirkungen der Technologie auf die Effizienz des Systemdesigns

  • 3. Elektrostatische Entladung (ESD): Aufgrund der hohen Spannungen besteht ein ESD-Risiko, das auch von der Betriebsumgebung abhängt. Dabei kann auch die Qualifizierung des verwendeten IPs erforderlich sich, damit dieses sich nicht als schadensanfällig herausstellt.
  • 4. Wärmeabfuhr: Um die Wärmeerzeugung des Bausteins einschätzen zu können, ist eine thermische Modellierung des Dies und des Gehäuses erforderlich. Auch fortschrittliche, wärmeleitfähige Gehäusetechniken sind nötig.
  • 5. Aufteilung von LV/HV-Bereichen auf dem Chip: Je nachdem welche Spannungspegel auf einem Siliziumsubstrat vorherrschen, kann die HV-Isolierung einen erheblichen Flächenanteil einnehmen. Eine umfangreiche Schaltkreisflächenplanung in den verschiedenen Spannungsdomänen ist daher entscheidend, um Chipfläche nicht zu verschenken.
  • 6. Latch-up verhindern: Mit großen Treibern tritt in solchen System je nach Last oft ein Überschwingen auf. Dabei müssen die dünnen Gate-Oxid-Schichten auf dem Chip geschützt werden, damit sich die Lebensdauer nicht verkürzt.
  • 7. Modellierung sicherer Betriebsbereiche (SOA – Safe Operating Areas): Beim Design von HV-Analogschaltkreisen muss der Entwickler wissen, wann Transistoren bis nahe eines Ausfalls belastet werden können. Die Transistormodelle müssen daher Flags enthalten, die den Entwickler während der Simulation auf dieses Risiko hinweisen.

High-Voltage-Prozesstechnik und die Rahmenbedingungen

  • 8. Bandbreite: Aufgrund der hohen kapazitiven Lasten und der Tatsache, dass dünnere Gate-Oxide für das HF-HV-Chipdesign erforderlich sind, können Geschwindigkeitsbeschränkungen im System erforderlich sein. Dabei muss festgestellt werden, ob sich diese Einschränkungen auf die Gesamtleistungsfähigkeit des Systems auswirken.
  • 9. Temperatur: Wird das System für raue Umgebungen entwickelt, z.B. für die Bereiche Automotive, Schwerindustrie etc., müssen die Temperaturauswirkungen auf die Systemleistungsfähigkeit genau untersucht und mit berücksichtigt werden.
  • 10. HV-Anforderungen des Designs: Manchmal ist eine vollintegrierte Lösung die zweitbeste, und der HV-Teil sollte außerhalb des Bausteins implementiert werden. Der Systementwickler muss die HV-Anforderungen des Designs erkennen, um die richtige Entscheidung zu treffen und für den Kunden die bestmögliche Lösung bereitstellen.

Jeder, der sich für ein Projekt dieser Art entscheidet, sollte sich mit einem Halbleiterhersteller in Verbindung setzen, der umfangreiche Erfahrung in Sachen HV-Implementierung bietet und innovative Prozesstechnologien für diesen Zweck bereitstellt. Anderenfalls kann das Projekt seine Ziele hinsichtlich Leistungsfähigkeit und Lebensdauer verfehlen.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 358184 / FPGA)