Displays steuern

Große Displays hoher Auflösung mit geringem Aufwand ansteuern

| Autor / Redakteur: Rudolf Sosnowsky * / Margit Kuther

Display: Je größer das Display und je höher Auflösung und Farbtiefe, desto schwieriger die interne Datenübertagung
Display: Je größer das Display und je höher Auflösung und Farbtiefe, desto schwieriger die interne Datenübertagung (Bild: HY-LINE)

Displays mit einer Auflösung von „Full High Definition“ sind nicht nur bei Consumer-Geräten Standard geworden. Höhere Farbtiefen und Bildraten erschweren die Datenübertragung im Monitor.

Displays mit einer Auflösung von „Full High Definition“ sind nicht nur bei Consumer-Geräten Standard geworden. Auch Monitore für Industrie und Medizin setzen auf diese Auflösung und gehen sogar noch darüber hinaus.

Größere Farbtiefe, höhere Bildraten für 3D und die durch größere Diagonalen längeren Verbindungen zwischen Elektronik und Display-Schnittstelle stellen verschärfte Anforderungen an die Datenübertragung innerhalb des Monitors.

Rückblick auf die ersten lachbildschirme

Die ersten Flachbildschirme zeigten 640 x 480 Bildpunkte bei 60 Hz Framerate an. Die Displays waren über eine parallele Verbindung am Timing Controller angeschlossen, und die Taktfrequenz pro Pixel betrug ca. 25MHz.

Wird die Darstellung eines Pixels durch mehr als ein Bit bestimmt (Darstellung von Graustufen oder Farbe), müssen entsprechend viele Kanäle parallel geschaltet werden. Um z.B. 256 Graustufen/Farben anzeigen zu können, müssen pro Pixel 8 Bit, also 8 Leitungen vorliegen.

Für ein Farbdisplay mit drei Primärfarben, das 256 Abstufungen jeder Primärfarbe darstellen kann, müssen also 24 Leitungen parallel gezogen werden. Hinzu kommen Steuerleitungen für den Pixeltakt sowie den horizontalen und vertikalen Synchronisationsimpuls.

Die Auflösung kann bei der parallelen Übertragung nicht viel weiter gesteigert werden, da die Schnittstelle keine wesentlich höheren Taktraten erlaubt. Displays mit einer höheren Auflösung verwenden daher LVDS. Hier werden die Bilddaten und Steuersignale in serielle Datenströme verpackt und von einem separat geführten Takt synchronisiert.

LVDS führt zwei Neuerungen gegenüber der parallelen TTL/CMOS-Schnittstelle ein: Zum einen wird der Spannungshub auf der Leitung deutlich reduziert. Damit verringert sich allerdings der Störspannungsabstand, denn identische von außen einwirkende Störpegel finden nun ein reduziertes Nutzsignal vor. Daher wird das Signal nicht nur auf einer Leitung, sondern zusätzlich auf einer zweiten, allerdings mit entgegen gesetztem Pegel übertragen.

Der Empfänger wertet nicht den Pegel einer einzigen Leitung, sondern die Differenz zwischen dem Leitungspaar aus. Trifft nun ein Störimpuls das Leitungsbündel, wirkt es auf beide Leitungen in der gleichen Richtung und fällt bei der Betrachtung der Differenz wieder heraus. Eine zweite Maßnahme ist die Kontrolle der Flankensteilheiten. Anstatt mit größtmöglicher Steilheit vom Pegel „0“ auf den Pegel „1“ zu wechseln, wird eine Rampe ausgegeben, die rechtzeitig zum Abtastzeitpunkt den gültigen Pegel erreicht.

Durch die Zusammenfassung mehrerer Bits auf einer Datenleitung steigt die effektiv übertragene Frequenz an. Das Taktsignal bleibt auf derselben Frequenz wie bei der Parallelübertragung und dient als Referenz für die Rekonstruktion der Datenbits im Empfänger.

Zwei oder mehr LVDS-Kanäle parallel schalten

Reicht die Bandbreite für noch mehr Pixel oder Farben nicht aus, können zwei oder mehr LVDS-Kanäle parallel geschaltet werden. In der Praxis kommen bis zu vier LVDS-Kanäle vor, von denen jeder seinen eigenen Takt-Kanal mitbringt.

Hier trifft der praktische Einsatz von LVDS auf seine Grenze. Die Phasenlage der Signale mehrerer Kanäle wird dabei von den Eigenschaften der Treiber-ICs und der Eigenschaften der Leiterplatte (Leiterbahnführung, Länge, Impedanzen, Durchkontaktierungen, Steckverbinder) bestimmt. Sie kann sich zwischen zwei Kanälen unterscheiden, so dass im Empfänger eine Taktverschiebung (Skew) mit falscher Zuordnung der Daten oder Verletzung der Timingbedingungen (Setup- und Hold-Zeit) entstehen kann.

Inhalt des Artikels:

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 42950920 / HMI)