Wireless-Basisstationen FPGAs für drahtlose Anwendungen

Autor / Redakteur: Deepak Boppana* / Holger Heller

Strenge Designanforderungen an die Leistungsaufnahme und hoher Kostendruck herrschen bei Wireless-Anwendungen der nächsten Generation vor. Strom sparende und kosteneffiziente FPGAs sollen den anspruchsvollen Anforderungsmix einer WiMAX-Pico-Basisstation erfüllen.

Anbieter zum Thema

Neue drahtlose Anwendungen wie Remote Radio Heads, Pico/Femto-Basisstationen, WiMAX-Endgeräte und SDR (Software Defined Radio) weisen zum einen stringente Designanforderungen an die Leistungsaufnahme auf, zum anderen müssen sie für wenig Geld zu haben sein.Außerdem benötigen Systementwickler aufgrund der hohen Datenraten und der sich immer wieder verändernden Standards Lösungen, die flexible und leistungsfähige Endprodukte ermöglichen. Der Markt fordert immer höhere Datenraten was zur Weiterentwicklung der Mobilfunksysteme führt: Von 2G-GSM-IS-95-Systemen zur derzeitigen Generation von W-CDMA-basierenden 3G- und 3,5G-Systemen, die eine Spitzendatenrate von bis zu 10 MBit/s unterstützen.

OFDM-basierende Breitbandsysteme zur drahtlosen Kommunikation wie WiMAX haben sich ähnlich entwickelt und erreichen eine Übertragungsrate von mindestens 70 MBit/s. Die Abdeckung innerhalb von Gebäuden gilt als wichtige Anforderung für ein zukünftiges Wachstum der drahtlosen Datenübertragung. Technologien wie Pico- und Femto-Basisstatioinen versuchen, diesen Anforderungen gerecht zu werden. Remote Radio Heads ist eine weitere Technologie, die sich derzeit entwickelt. Sie soll die Abdeckung verbessern und gleichzeitig die Kapital- und Betriebskosten senken. ABI Research prognostiziert, das bis zum Jahr 2011 etwa 19 Mio. Femto-Mobilfunk-Systeme pro Jahr installiert werden.

Bildergalerie

Entwicklungskriterien

Systeme wie Pico-Basisstationen erfordern deutlich niedrigere Materialkosten (BOM – Bill of Materials). Sie sollten sich typischerweise in einem Bereich von einigen Hundert Euro bewegen. Im Gegensatz dazu liegen die Materialkosten von Makro- und Mikro-Basisstationen im Bereich von einigen Tausend Euro. Ähnliches gilt für CPE-Equipment für den WiMAX-Standard. Hier prognostizieren Analysten, dass die entsprechenden Endgeräte bald in einen Kostenbereich von weniger als 200 € kommen werden. Um diese Preisvorstellungen zu treffen, muss das zugrunde liegende Silizium die Attribute eines preisgünstigen hochvolumigen Produkts aufweisen.

Systeme wie Pico-Basisstationen und Remote Radio Heads sind viel kleiner als Makro- und Mikro-Basisstationen. Sie werden typischerweise auf dem Dach oder auf entsprechenden Pfosten montiert. Aufgrund der kleinen Abmessungen und der Gewichtsanforderungen weisen diese Systeme enge Grenzen für das thermische Leistungsbudget der zugrunde liegenden Hardware auf. WiMAX ist ein relativ neuer Markt. Derzeit sind die Anfangsentwicklungen geschafft und erste Installationen zu finden. Ähnlich wird es bei 3GPP LTE laufen: eine Vielzahl von Revisionen sind geplant bevor die endgültige feststeht.

Zum gegenwärtigen Zeitpunkt ist es also notwendig, ein flexibles und reprogrammierbares Produkt zu haben. Darüber hinaus ist es wichtig, eine Basisstation zu entwickeln, die standardunabhängig ist oder mehrere Protokolle unterstützen kann. Ein ASIC für das Design des Endprodukts zu nutzen, ist damit nicht möglich. Mit Systemen, die diese Flexibilität bieten, können OEMs und Betreiber in der drahtlosen Kommunikation ihre Kapital- und Betriebsausgaben erheblich reduzieren. Gleichzeitig verringern sie das Risiko, das noch nicht endgültig definierte Standards mit sich bringen.

FPGAs für zukünftige drahtlose Anwendungen

Moderne FPGAs sind mit einer großen Menge an Speicher, programmierbarer Logik und Möglichkeiten zur digitalen Signalverarbeitung ausgestattet. Ein Beispiel ist die Cyclone-III-Familie von Altera. Sie verfügt über bis zu 3,9 MBit RAM, 120.000 LEs und 288 18×18-Mulitplizierer. Mit diesen Eigenschaften erhalten Systementwickler alle erforderlichen Funktionsblöcke, die sowohl kostengünstig als auch Strom sparend sein müssen. Dank eines umfassenden Ansatzes, in den sowohl die Architektur als auch Verbesserungen auf der Siliziumseite sowie der neueste 65-nm-Prozess eingeflossen sind, ist es möglich, dass die Cyclone-III-FPGAs bis zu 50% weniger Leistung aufnehmen als das bei der vorherigen Generation mit 90-nm-Strukturen der Fall war.

Cyclone III-Bausteine sind mit einer großen Anzahl von Multiplizierern auf dem Chip ausgestattet und ermöglichen ein hohes Maß an Parallelverarbeitung. Damit erreichen sie eine höhere Rechenleistung als Standard-DSPs und das zu niedrigeren Kosten. Bild 1 zeigt das Blockdiagramm einer WiMAX-Pico-Basisstation. Die folgenden Abschnitte beschreiben, wie die niedirge Leistungsaufnahme, der Speicher und die Multiplizierer in den Cyclone-III-FPGAs genutzt werden können, um verschiedene Funktionen einer Pico-Basisstation kosteneffektiv zu implementieren. Die Funktionalität des Basisband-PHYs lässt sich in zwei Kategorien aufteilen: die Verarbeitungsfunktionen auf Bit- und auf Symbolebene.

Verarbeitung auf Bitebene

Die Blöcke auf Bitebene beinhalten auf der Sendeseite Funktionen wie Randomisierung (zufällige Anordnung von Daten), Fehlerkorrektur (FEC), Verschachtelung (Interleaving) und das Mapping auf QPSK- (Quadrature Phase Shift Keying) und QAM-Funktionen (Quadrature Amplitude Modulation). Die Empfangsseite mit ihren entsprechenden Blöcken weist ebenfalls Verarbeitungsfunktionen auf Bitebene auf, wie Symbol-Demapping, De-Interleaving, FEC-Dekodierung und De-Randomisierung. Alle Funktionen auf Bit-Ebene mit Ausnahme der FEC-Dekodierung sind nicht sehr rechenintensiv.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

FEC-Dekodierungsansätze, einschließlich Viterbi-, Turbo-Convolutional-, Turbo-Product- und LDPC-Dekodierung sind sehr rechenintensiv und benötigen eine entsprechende Bandbreite, wenn sie auf softwareprogrammierbaren DSPs ausgeführt werden. Solche Funktionen werden häufig auf FPGAs übertragen, um die DSP-Bandbreite für andere Funktionen freizuhalten. Die gleichen FPGAs können auch für den Anschluss an den MAC-Layer sowie zur Ausführung einiger MAC-Funktionen wie Verschlüsselung/Entschlüsselung und Authentifizierung genutzt werden. Kostengünstige FPGAs mit viel Speicher eignen sich sehr gut für solch eine DSP-Co-Prozessorfunktionalität, vorausgesetzt sie weisen die richtige Mischung zwischen Speicher und Logik auf. Bild 2 zeigt, wie verschiedene FEC-Dekodierungsschemen von einem DSP auf einen FPGA-Co-Prozessor übertragen werden können.

Signalverarbeitung auf Symbolebene

Funktionen auf Symbolebene in einem OFDMA-System umfassen Sub-Channelization und De-Subchannelization, Channel Estimation, Equalization und Cyclic Prefix-Insertion sowie Removal-Funktionen. Die Konvertierungen vom Zeit- in den Frequenzbereich und zurück werden mit Hilfe einer FFT bzw. IFFT implementiert. Die FFT- und IFFT-Funktionen sind reguläre Datenpfadfunktionen, die viele komplexe Multiplikationen mit hoher Geschwindigkeit bedeuten. Damit sind sie für die Implementierung in FPGAs prädestiniert. Die M9K-Speicherblöcke und Multiplizierer in den Cyclone-III-FGPAs ermöglichen eine kostenoptimierte Implementierung der DL und UL-OFDMA-Engines.

Die Kombination von OFDM-MIMO gilt als wichtige Technologie, um die hohen Datenraten von derzeitigen und zukünftigen WiMAX-Systemen zu ermöglichen. Ansätze mit mehreren Antennen haben einige Vorteile, einschließlich höherer Datenraten, bessere Reichweite und die Unterdrückung der Interferenzen zwischen den Kanälen. Strahlenbildung und Spatial-Multiplexing-MIMO-Techniken sind ebenfalls sehr rechenintensiv und beinhalten Matrix-Zerlegungen und Multiplikationen. Zerlegungsfunktionen (Cholesky, QR oder Singular Value) eignen sich besonders zum Lösen linearer Gleichungen. Während DSPs bei diesen Funktionen schnell überfordert sind, eignen sich FPGAs aufgrund ihrer systolischen Array-Architektur für diese Aufgaben und ermöglichen dank der Parallelverarbeitung eine kosteneffektivere Lösung.

Digitale Signalverarbeitung im Zwischenfrequenzband

Die Signalverarbeitung im Zwischenfrequenzband erweitert den Bereich der digitalen Signalverarbeitung über die Basisband-Domäne hinaus bis zur Antenne – der HF-Domäne. Das vergrößert die Flexibilität der Systeme und reduziert die Herstellungskosten. Darüber hinaus bedeutet die digitale Frequenzkonvertierung eine höhere Flexibilität und eine größere Leistungsfähigkeit (in Bezug auf Dämpfung und Selektivität) gegenüber traditionellen, analogen Techniken. Ähnlich wie die digitale Up-Konvertierung (DUC) ist auf der Empfangsseite die digitale Down-Konvertierung (DDC) notwendig, um die Zwischenfrequenz wieder auf das Basisband zurückzumischen.

Sowohl DUC als auch DDC nutzen komplexe Filter-Architekturen, einschließlich FIR- (Finite Impulse Response) und CIC-Filter (Cascaded Integrator-Comb). Fortschrittliche FPGAs verfügen über hunderte von 18×18-Multiplizierern und stellen somit eine ideale Plattform für die parallele Verarbeitung vieler Kanäle dar. Bild 3 und 4 geben einen Überblick über typische DUC- und DDC-Architekturen sowie -Spezifikationen in WiMAX-Systemen. Ein weiterer Vorteil besteht in der geringen Leistungsaufnahme. DDC- und DUC-Funktionen, implementiert in Cyclone-III-FPGAs, nehmen weniger als 0,5 W Leistung auf.

*Deepak Boppana ist Senior Technical Marketing Engineer bei Altera, San Jose, Kalifornien.

(ID:202053)