Programmierbares Subsystem FPGA-in-a-SiP: Erstes System-in-Package mit Zynq UltraScale+-MPSoC

Von Michael Eckstein

FPGA-Entwickler aufgepasst: Octavo Systems hat das Zynq UltraScale+-MPSoC von AMD/Xilinx in ein kleines BGA-System-in-Package integriert. Das kompakte Subsystem verspricht eine leichtere und damit schnellere Entwicklung programmierbarer Baugruppen.

Anbieter zum Thema

Zu den größten Komponenten im SiP zählen das LPDDR4-RAM (links), das Zynq UltraScale+-Die (grau, mittig) und der Powermanagement-IC (PMIC, rechts). Der ungehäuste Chip wird direkt per Flip-Chip-Prozess auf die Platine kontaktiert.
Zu den größten Komponenten im SiP zählen das LPDDR4-RAM (links), das Zynq UltraScale+-Die (grau, mittig) und der Powermanagement-IC (PMIC, rechts). Der ungehäuste Chip wird direkt per Flip-Chip-Prozess auf die Platine kontaktiert.
(Bild: Octavo Systems)

2016 hat der texanische Hersteller Octavo Systems einen AM335x-Controller von Texas Instruments als funktionsfähiges Prozessor-Subsystem in das kompakte System-in-Package (SiP) OSD335x integriert. 2020 folgte das OSD32MP1, ein SiP rund um den STM32MP15x von STMicroelectronics. Nun geht Octavo Systems einen Schritt weiter und baut ein programmierbares SiP auf Basis des Zynq UltraScale+-FPGA-MPSoCs ZU3 von AMD/Xilinx auf. Das komplette System sitzt in einem gut 2 cm x 4 cm kleinen Ball Grid Array (BGA) mit 600 Kontaktkügelchen. ELEKTRONIKPRAXIS sprach mit Greg Sheridan, Vice President Strategy and Marketing, und Eric Welsh, CTO von Octavo Systems über Details des interessanten Produkts.

Funktional entspricht ein SiP von Octavo Systems einem System-on-Module (SoM) – nur eben in einem stark miniaturisierten Formfaktor. Das Unternehmen packt die Komponenten so dicht, dass das gesamte Subsystem – Prozessor/FPGA, RAM, EEPROM, QSPI-Flash, Power Management, Taktgeber, Schnittstellen plus passive Komponenten – in ein BGA-Gehäuse passt. So lässt sich das SiP wie ein herkömmlicher Chip direkt in die eigene Schaltung integrieren.

Bildergalerie

Sofort loslegen versus langwieriges Schaltungsdesign

Die Vorteile liegen auf der Hand: Anstatt eine komplette Schaltung selbst designen zu müssen, „können Entwickler das abgestimmte, zuverlässig funktionierende Subsystem verwenden“, sagt Sheridan. Statt viele Ressourcen etwa mit dem Anbinden von oft zickigem LPDDR-RAM zu binden, könnte man eben diese nutzen, um die eigentlichen Unique Selling Points (USPs) des eigenen Produkts zu verbessern und sich so besser vom Wettbewerb zu differenzieren.

Denn während bereits das Schaltungsdesign rund um einen Mikrocontroller (MCU) kein triviales Unterfangen ist, potenziert der Einsatz eines Zynq UltraScale+-FPGA-MPSoCs ZU3 die Komplexität beim Eindesignen in eine eigene Schaltung. Schließlich bildet das MPSoC schon für sich ein umfangreiches Subsystem, das neben dem Logikzellen-Array mehrere Arm-Prozessoren (vier Cortex-A53- und zwei Cortex-R5-Kerne), eine Arm-Mali-400-GPU, Security-Subsystem, General-I/O und mehrere Hochgeschwindigkeitsschnittstellen auf einem Silizium-Die vereint.

ZU3-FPGA-MPSoC direkt als Siliziumchip verarbeitet

Diesen Teil der Entwicklungsarbeit, eben das Schaltungsdesign, nimmt Octavo Systems den Anwendern seiner SiPs ab. Das OSDZU3 ist aus insgesamt über 150 Bauteilen zusammengefügt. Und findet doch in einem BGA-Gehäuse mit 20,5 mm x 40 mm Grundfläche Platz findet. Damit das möglich ist, bezieht Octavo Systems die Silizium-Chips direkt von AMD/Xilinx und kontaktiert sie direkt „mit IC-Integrationstechniken“ auf die Miniaturplatine (bei den TI-/ST-basierten Produkten von Octavo Systems werden die Chips klassisch gebondet). So fällt das gesamte Gehäuse des ZU3-Bausteins weg.

Der Größenvorteil etwa gegenüber einem SoM wird im Vergleich der beiden Konzepte offensichtlich: Die Octavo Systems-Lösung ist nach eigenen Angaben rund 60 Prozent kleiner als ein funktional vergleichbares Systemdesign mit diskreten Komponenten – was im direkten Vergleich durchaus glaubwürdig erscheint. „Trotzdem können Anwender auf alle Funktionen des AMD/Xilinx-MPSoCs zugreifen – inklusive sämtlicher Schnittstellen und Betriebsmodi“, unterstreicht Erik Welsh.

Ein 5-V-Anschluss statt 13 Spannungskontakte

Ein Beispiel für die hohe Integrationskunst von Octavo Systems zeigt sich bei der Spannungsversorgung. Der ZU3 hat 13 unterschiedliche Spannungsanschlüsse, die Entwickler normalerweise beim Design eigener Boards ansteuern müssen. Octavo Systems fängt diese Komplexität mit seinem eigenen Power-Management ab: „Unser OSDZU3-SiP hat nur einen 5-V-Eingang“, sagt Sheridan. Stolz verweist er darauf, dass Anwender trotzdem alle Power-Modi „und die volle Performance“ des AMD/Xilinx-Bausteins nutzen können. Welsh versichert: „Der Verzicht auf die Entwicklung komplizierter Stromversorgungssysteme oder LPDDR-Anbindung hat einigen unserer Kunden mehr als neun Monate Entwicklungszeit erspart.“

Zudem habe man „beim Ball-Grid-Layout des Packages darauf geachtet, dass das Routing auf der Trägerplatine so einfach wie möglich ausfallen kann“, erklärt Sheridan. So sei der Abstand zwischen den 600 Ball-Kontakten (Ball Pitch) mit 1 mm bewusst relativ groß gehalten, damit zwischen ihnen Leiterbahnen von den weiter innenliegenden Kontakten herausgeführt werden können.

PCB-Routing mit Standard-Tools und-Regeln

Zudem sind die Signal-I/Os in zwei Kreisen um die innen liegenden Spannungs- und Masseanschlüsse herum angeordnet. „Dadurch lassen sich alle I/Os über eine Platine mit nur zwei Signalebenen ausführen. Dieser 2-Layer-Escape spart immens Kosten in der Produktion gegenüber mehrschichtigen Leiterplatten“, verdeutlich Sheridan. Da mit gewöhnlichen Leiterbahnmaßen gearbeitet werden könne, lasse sich das Routing der Trägerplatine mit einfachen Standard-Tools und -Regeln durchführen. Komplexe und teure Spezialanwendungen seien nicht nötig.

Als Proof-of-Concept haben die Octavo-Systems-Ingenieure die Funktionalität einer UltraZed PCIe-Karte von Avnet auf eine eigene Referenzplattform übertragen. Die Avnet-Grundkarte benötigt 6 Layer. Darauf sitzt, verbunden über einen vielpoligen Steckverbinder, ein ebenfalls sechslagiges SoM mit dem ZU3 – insgesamt also zwölf Layer. „Bei identischer Funktionalität kommt unsere OSDZU3-REF-Plattform mit nur vier Layern aus“, betont Welsh. Praktisch sämtliche Komponenten des SoMs sitzen bei der Octavo-Systems-Lösung im SiP.

Platine mit vier statt zwölf Layern reicht

Wie die Avnet-Karte führt das Octavo-Systems-Board mehrere häufig benutzte Schnittstellen nach außen, darunter USB-C, USB-Host, Display-Port, SATA-Host, FMC-LPC, LVDS Display und Touch und 1 Gigabit-Ethernet. Darüber hinaus ist wie beim Vorbild ein Steckverbinder für Erweiterungskarten vorhanden. Die vorinstallierte PetaLinux-Distribution enthält zudem Demos für einen schnellen Einstieg.

Entscheidend für die Integration des OSDZU3 ist, dass Entwickler gewohnte Tools und den Workflow für die FPGA-Programmierung und -Verifikation der ZU3-Bausteine auch für das SiP einsetzen können. „Für Tools wie Vivado Design Suite, Vitis und der Xilinx Power Estimator ist unsere Schaltung transparent“, sagt Sheridan.

Octavo Systems arbeitet mit Avnet als globalem Vertriebspartner bei der Einführung und Übernahme des neuen OSDZU3 System-in-Package als Franchise-Produkt zusammen. Die Texaner stellen derzeit technische Muster im Rahmen seines Beta-Programms zur Verfügung. Nach Angaben des Unternehmens soll die Referenzplattform im dritten Quartal 2022 für den allgemeinen Markt verfügbar sein, das OSDZU3 soll bis Ende des Jahres 2022 in Produktion sein.

FPGA-Conference Europe

Einsatzgebiete für programmierbare Logikschaltung sind so vielfältig wie die verfügbaren Lösungen, mit denen sie sich entwickeln lassen. Ob FPGA, GPU oder Adaptive-Computing-SoC: Jede Technologie hat ihre Berechtigung – ist aber auch erklärungsbedürftig.

Die FPGA Conference Europe - als europaweit wichtigste Plattform für hersteller- und technologieunabhängigen und applikationsübergreifenden Austausch zwischen Experten und Entwicklern - gibt Embedded-Entwicklern Orientierung und praktische Hilfestellungen.

Jetzt informieren

(ID:48132349)