ASIC/ASSP-Companion-Chip FPGA-Familie von Lattice für die Massenfertigung

Redakteur: Holger Heller

Die ECP5-FPGAs von Lattice seien im Vergleich zu anderen Lösungen um 40% kostengünstiger, verbrauchen 30% weniger Energie und bieten eine doppelt so hohe Funktionsdichte im kleinen Gehäuse. damit sollen sie die Anforderungen schnell wachsender Massenmärkte erfüllen.

Firmen zum Thema

Die ECP5-Reihe ist für die Serienfertigung von Anwendungen wie Small-Cell-Mobilfunk, Microserver, Breitbandzugang, industrielle Bildverarbeitung vorgesehen und auf geringe Kosten, minimalen Stromverbrauch und kleinstmögliche Abmessungen ausgelegt. Die ECP5-Serie unterscheidet sich von herkömmlichen FPGA-Konzepten und bietet eine SerDes-basierte Lösung, mit der sich die Funktion von ASICs und ASSPs erweitern lässt.

„Die ECP5-FPGAs sind als ASIC/ASSP-Companion-Chips mit weniger als 100K LUTs (Lookup-Tables) ausgelegt und stellen so wichtige Zusatzfunktionen bereit“, so Darin Billerbeck, President und CEO bei Lattice Semiconductor. „Sie sind 40% kostengünstiger als vergleichbare Lösungen und bieten Optimierungen wie kleine LUT4-basierte Logik-Slices mit verbesserter Routing-Archi-tektur, Zweikanal-SerDes zur Einsparung von Chipfläche und verbesserte DSP-Blöcke mit bis zu vierfach höherer Ressourcennutzung.“

Billerbeck weiter: „Die ECP5-Familie bricht die Regel, wonach FPGAs die größtmögliche Funktionsdichte aufweisen, leistungshungrig und teuer sein sollen. In einer Zeit, da Mobilität und mobile Infrastruktur in praktisch allen Bereichen der Elektronikindustrie immer kleinere Abmes-sungen und einen geringeren Stromverbrauch erzwingen, bietet Lattice mit der neuen Serie eine ASIC/ASSP-Companion-Chip als schnelle Lösung, um Design-Hindernisse aus dem Weg zu räumen.“

Telekommunikationssysteme der nächsten Generation machen Small Cells zur Massenware für Zugangs- und Netzwerkausrüstung und zur Standardausrüstung. Video-Displaytechnik wird ständig weiterentwickelt. In allen diesen Anwendungsbereichen kann ein kleines FPGA, das nur wenige mW Leistung verbraucht, die Hersteller davon überzeugen, sich neuen Märkten zu öffnen – sei es wegen zu hoher Kosten und zu langer Dauer der ASIC-Entwicklung oder wegen mangelnder Flexibilität oder Verfügbarkeit von ASSPs.

Doppelte Funktionsdichte im 10 mm x 10 mm Gehäuse

In drahtlosen wie drahtgebundenen Anwendungen bietet die ECP5-Familie eine FPGA-Lösung zur Implementierung von Daten-Bridges und Schnittstellen in Form kleiner, preiswerter Chips. Die Bausteine ermöglichen auch eine intelligente SFP-Transceiver-Lösung (Small Form-Factor Pluggable), einschließlich integrierter Unterstützung für Betrieb und Wartung für Breitbandzugangsgeräte.

Die ECP5-FPGAs bieten 85K LUTs und SerDes im 10 mm x 10 mm Gehäuse – laut Lattice ist das im Vergleich zu Lösungen des Wettbewerbs die doppelte Funktionsdichte. Das Weglassen von Lötperlen vereinfacht die Integration des Chips in bestehende Leiterplattentechnik und verringert die Systemgesamtkosten.

Zur Verringerung der Leistungsaufnahme um bis zu 30% im Vergleich zu anderen FPGA-Lösungen tragen verschiedene Verbesserungen bei, darunter Standby-Betrieb der einzelnen Blöcke einschließlich SerDes, dynamische I/O-Bank-Controller und verringerte Betriebsspannung. Dadurch sinkt die Leistungsaufnahme von Einkanal-3,25-Gbps-SerDes-Funktionen auf unter 0,25 W und die von Vierkanal-SerDes-Funktionen auf unter 0,5 W. Folgende Schnittstellenstandards werden unterstützt: DDR3, LPDDR3, XGMII und 7:1 LVDS, PCI Express, Ethernet (XAUI, GbE, SGMII) und CPRI.

Artikelfiles und Artikellinks

(ID:42643485)