Lotpastenauswahl Fertigung und Fehleranalyse von High-Density-Baugruppen

Autor / Redakteur: Jonas Sjoberg*, Christopher Nash, David Sbiroli und Wisdom Qu / Johann Wiesböck

Die Auswahl der richtigen Lotpaste in Bezug auf das Endprodukt entscheidet über Erfolg oder Fehlschlag. Vor Material- oder Prozessänderungen müssen Analysen von möglichen Fehlerursachen durchgeführt werden.

Firmen zum Thema

Bild 1: Typisches Platinenlayout einer Baugruppe, verwendet in der Consumerelektronik. Wichtig ist, dass die gesamte Toleranz für Dehnung und Schrumpfung grundsätzlich nicht mehr als 0,05 mm beträgt.
Bild 1: Typisches Platinenlayout einer Baugruppe, verwendet in der Consumerelektronik. Wichtig ist, dass die gesamte Toleranz für Dehnung und Schrumpfung grundsätzlich nicht mehr als 0,05 mm beträgt.
(Bild: Indium Corporation)

Es gibt zahlreiche Techniken zur Erhöhung der Packungsdichte. Beispiele für solche Lösungen sind Fine-Pitch-Steckverbinder, Package-on-Package (PoP), Fine-Pitch-CSPs, 01005- und 0201-Komponenten sowie die weitere Reduzierung der Abstände zwischen den Bauteilen auf einem Board. Der Einsatz solcher Technologien führt zu einer Vielzahl von Herausforderungen an die Lotpaste, das PCB-Design, den Bestückungsprozess und die Zuverlässigkeit.

Für das jeweilige Endprodukt gibt es in allen diesen Bereichen unterschiedliche Voraussetzungen, Bedenken und Anforderungen. Die Fertigungslinien für viele dieser Baugruppen sehen zwar sehr ähnlich aus, aber die spezifizierten Anforderungen sind dann doch anders. Typische Zuverlässigkeitsprüfungen sind Falltest, Vibration, Temperaturwechseltest und SIR, doch selbst wenn die Bezeichnungen der Tests gleich sind, sind die Pass/Fail-Kriterien für die verschiedenen Endprodukte unterschiedlich.

Bei der Materialauswahl - und insbesondere bei der Lotpaste - spielt die Art des Endprodukts eine große Rolle. Eine Baugruppe für Automobilelektronik, Computer-Server oder Router wird im allgemeinen per In-Circuit-Test (ICT) geprüft; dabei müssen die Flussmittel Rückstände der Lotpasten mit einer Prüfnadel leicht zu durchdringen sein. Consumerelektronik hingegen ist in vielen Fällen nicht für den ICT vorgesehen. Hier geht es vorrangig um den hohen Durchsatz in der Fertigung, deshalb wird eine Lotpaste benötigt, die einen schnellen und zuverlässigen Schablonendruck ermöglicht.

Es gibt noch viele weitere Beispiele, aber wegen dem höheren Anteil an Baugruppen mit hoher Packungsdichte müssen die meisten Lotpasten, wenn nicht sogar alle, in der Lage sein, gute Ergebnisse bei Schablonenöffnungen mit Flächenverhältnissen (Area-Ratio AR) unterhalb des typischen Industriestandards von 0,66 zu erzielen. AR für einige Baugruppen kann herunter bis zu 0,5 -0,55 betragen.

Lotpasten und Legierungen immer komplexer

Aufgrund dieser Herausforderungen wird zunehmend feineres Lotpulver verwendet, wobei das verwendete Lotpulver sich von Typ 3 zu Typ 4 bis 4,5 verschiebt und für eine größere Zahl von Anwendungen sogar zu Typ 5. Dies wiederum bringt einige neue Herausforderungen mit sich. Zudem gewinnen Legierungen mit niedrigem Silberanteil und niedrigen Löttemperaturen weiter an Bedeutung, mithin wird die Auswahl der Lotpasten und Legierungen fortlaufend komplexer.

Sobald das richtige Lotpastenmaterial ausgewählt ist, muss ein tragfähiger und robuster Fertigungsprozess entwickelt und dauerhaft sichergestellt werden. Der Herstellungsprozess umfasst Schablonendruck, Bestückung, Reflow-Löten unter Luft oder Stickstoff, eventuell optische Inspektion sowie elektrische und funktionelle Tests. Viele Faktoren beeinflussen die Qualität von Produktionsprozessen. Mit dem minimierten Anschluss-Raster der Komponenten sowie den reduzierten Abständen zwischen den Bauteilen wird die Leistungsfähigkeit von Lotpaste, Bestückungsprozess und Leiterplattenherstellung bis an ihre Grenzen und darüber hinaus gefordert, wobei der Einsatz statistischer Software-Werkzeuge für die Erzielung und Aufrechterhaltung guter Ausbeuten erforderlich ist.

Selbst mit der Auswahl der optimalen Lotpaste, einem einwandfreien Fertigungsprozess und qualitativ hochwertigen Leiterplatten und Bauelementen wird es immer noch zu Ausfällen kommen, die zu Ertragsverlusten und zusätzlichen Kosten führen. Sobald diese Probleme auftreten, erscheint es sehr einfach, schnell Schlüsse zu ziehen und Änderungen vorzunehmen, ohne aber die eigentliche Ursache des Fehlers zu kennen. Als Ingenieure neigen wir ziemlich oft dazu, nach der schwierigsten Lösung zu suchen, aber in vielen Fällen ist die einfache Lösung der richtige Weg, um ein Problem zu lösen.

Design von PCB und Baugruppe

Für die Vorbereitung zur Fertigung von Baugruppen mit hoher Packungsdichte ist es sehr wichtig, den Leiterplatten-Entwurf und seine Begrenzungen bei der Realisierung zu verstehen. Mit zunehmender Bestückungsdichte wird die Herstellung von PCBs sehr viel schwieriger. Nachfolgend einige der Schlüssel-Anforderungen in Leiterplatten-Designs:

  • 50 μm Kupfer/Kupfer-Abstände (innere und äußere Lagen)
  • 50 μm Reststegbreite der Lötstoppmaske
  • 25 bis 40 μm Lötmasken-Registrierungstoleranz
  • 60-μm-Microvias
  • 200-μm-Pads zur Zentrierung der Microvias in den äußeren und inneren Lagen.

Bild 3: Typisches ungefülltes Microvia, gesehen von oben.
Bild 3: Typisches ungefülltes Microvia, gesehen von oben.
(Bild: Indium Corporation)

Das Verständnis von DFx und Designrules ist in vielen Fällen von entscheidender Bedeutung, um die Grundursache der Probleme zu identifizieren, die in Fertigungslinien auftreten können. Für den Entwurf von Leiterplatte und Baugruppe gibt es viele wichtige Aspekte. In diesem Beitrag haben wir ein paar Kriterien zusammengestellt, die einen kritischen Einfluss auf das Ergebnis bei der Lotpasteninspektion (SPI) und die gesamte Ausbeute haben:

  • Dehnung und Schrumpfung von PCB
  • Gefüllte vs. ungefüllte Microvias (Bild 3)
  • Siebdruck

Dehnung und Schrumpfung von PCB

Die maximale PCB-Dehnung über die gesamte Platine beträgt höchstens 0,05 mm (siehe Beispiel in Bild 1). Dies muss auf der Designzeichnung des Leiterplattenherstellers eindeutig spezifiziert sein, denn dieser Parameter ist sehr wichtig in Relation zu den Fine-Pitch-Komponenten und Baugruppen mit sehr enger Packungsdichte. Die Abmessungen der Pads und Schablonenöffnungen für 01005-Passive und CSPs mit 0,30 mm Pitch-Abstand beträgt 0,20 mm; eine Dehnung oder Schrumpfung von mehr als 0,05 mm führt zu einem Lotpastenauftrag welcher nur noch 25 % des Pads abdeckt.

Thematik Microvia

Bild 2: Lotbrücke und übermäßige Entstehung von Voids auf einem CSP mit 0,4 mm Pitch aufgrund der Größenprobleme von Microvias.
Bild 2: Lotbrücke und übermäßige Entstehung von Voids auf einem CSP mit 0,4 mm Pitch aufgrund der Größenprobleme von Microvias.
(Bild: Indium Corporation)

Übermäßige Bildung von Voids in z.B. BGA Ball´s führt in einigen Anwendungsfällen zu Lotbrücken. Dies kann durch überdimensionierte oder „undichte“ Microvias im Pad in Kombination mit normalen Prozessschwankungen verursacht werden. Ein Problem bei einem Smartphone ist in Bild 2 zu sehen; die Fehlerrate wegen Brückenbildung betrug in diesem Fall 6 %.

Bild 4: Keine klare Spezifikation, ob ein Microvia oben, in der Mitte oder unten gemessen werden soll.
Bild 4: Keine klare Spezifikation, ob ein Microvia oben, in der Mitte oder unten gemessen werden soll.
(Bild: Indium Corporation)

Ein wesentliches Problem besteht derzeit darin, dass es keine klaren Spezifikationen gibt, wie groß die Microvias sein dürfen oder wo die tatsächliche Größe des Microvias gemessen werden soll (Bild 4). Da es keine eindeutigen Spezifikationen gibt, können die Microvias von Hersteller zu Hersteller und von PCB-Charge zu PCB-Charge unterschiedlich in Größe und Form ausfallen.

Bild 5: Lösung der Probleme mit Lotbrücken und Voiding bei einem CSP mit 0,4 mm Pitch durch die Kupferfüllung von Microvias.
Bild 5: Lösung der Probleme mit Lotbrücken und Voiding bei einem CSP mit 0,4 mm Pitch durch die Kupferfüllung von Microvias.
(Bild: Indium Corporation)

Durch das Füllen der Microvias mit Kupfer während der Leiterplattenfertigung können die Voids und Brückenbildungen beseitigt werden (Bild 5).

Siebdruck-Probleme

Abhängig von der Maßhaltigkeit des Siebdrucks kann die Höhe auf der Oberseite der Lötmaske zwischen 15 μm und 40 μm liegen (Bild 6). Dadurch kann je nach PCB-Design ein Spalt zwischen Druckschablone und Leiterplatte von 15-40 μm entstehen.

Bild 6: Siebdruck der PCB auf der Oberseite von Lötstoppmaske und Kupfer. In diesem Fall befindet sich die Oberseite der Lötmaske 422 μm (0,422 mm) über dem Kupferpad.
Bild 6: Siebdruck der PCB auf der Oberseite von Lötstoppmaske und Kupfer. In diesem Fall befindet sich die Oberseite der Lötmaske 422 μm (0,422 mm) über dem Kupferpad.
(Bild: Indium Corporation)

Der Spalt kann Druckprobleme verursachen, die entweder zu einer zu geringen oder zu großen Höhe sowie Volumenschwankungen der Lotpaste führen. Abhängig vom Design eines Baugruppe kann die Lötmaske zusätzlich zum Siebdruck 10-25 μm hinzufügen, wodurch ein Spalt von 15-65 μm von der Unterseite der Schablone bis zum Pad entsteht.

Bild 7: PCB-Siebdruck auf der Oberseite von Lötstoppmaske und Kupfer.
Bild 7: PCB-Siebdruck auf der Oberseite von Lötstoppmaske und Kupfer.
(Bild: Indium Corporation)

Legt man die Schablone auf die Oberseite der Leiterplatte, ist der Effekt des Siebdrucks grafisch sehr gut sichtbar (Bild 7). Die Analyse der SPI-Daten (Bilder 8 und 9) zeigt sehr deutlich, dass dies einen großen Einfluss auf die Ausbeute nach dem Pastendruck und möglicherweise auf die Gesamtausbeute haben kann.

Bild 8: Diagramm der Prozessfähigkeit eines CSPs mit einem Pitch von 0,4 mm ohne Siebdruck auf der Leiterplatte. Die Spezifikationsgrenze für das Volumen (mil 3) liegt bei 50 bis 150 %. Der Mittelwert ist sehr gut auf das Zielvolumen abgestimmt.
Bild 8: Diagramm der Prozessfähigkeit eines CSPs mit einem Pitch von 0,4 mm ohne Siebdruck auf der Leiterplatte. Die Spezifikationsgrenze für das Volumen (mil 3) liegt bei 50 bis 150 %. Der Mittelwert ist sehr gut auf das Zielvolumen abgestimmt.
(Bild: Indium Corporation)

Bild 9: Diagramm der Prozessfähigkeit eines CSPs mit 0,4-mm-Pitch und Siebdruck auf der Leiterplatte. Die Spezifikationsgrenze für das Volumen (mil 3) liegt bei 50 bis 150 %. Durch den Einfluss des Siebdrucks ist der Mittelwert an die obere Spezifikationsgrenze verschoben.
Bild 9: Diagramm der Prozessfähigkeit eines CSPs mit 0,4-mm-Pitch und Siebdruck auf der Leiterplatte. Die Spezifikationsgrenze für das Volumen (mil 3) liegt bei 50 bis 150 %. Durch den Einfluss des Siebdrucks ist der Mittelwert an die obere Spezifikationsgrenze verschoben.
(Bild: Indium Corporation)

Der Siebdruck wird normalerweise bei den heutigen Produkten nicht mehr benötigt und verursacht zusätzliche Kosten von etwa ≈ 0,01 USD/Quadratzoll (circa 1,5 Cent/cm2). Es besteht auch das Risiko, dass Teile des Siebdrucks auf die Pads gelegt werden. Wenn das Design dies zulässt, sollten in den äußeren Lagen Kupfermarkierungen verwendet werden. Dies gilt für CSPs und andere Komponenten für die Bestückungstoleranzen kritisch sind. Die Auswirkungen des Siebdrucks auf die Performance nach dem Pastendruck (SPI-Analyse) sind in den Bildern 8 und 9 deutlich zu erkennen.

Auswahl von Lotpaste und Legierung

Die heute gebräuchlichste Lotpastenlegierung ist SAC305 (Sn96,5/Ag3/Cu0,5) für Baugruppen mit hoher Packungsdichte. Wenn eine erhöhte Beständigkeit gegenüber Temperaturwechsel erforderlich ist, wird normalerweise eine Legierung mit höherem Silbergehalt wie SAC387 (Sn95,5/Ag3,8/Cu0,7) eingesetzt. Die Verwendung einer Legierung mit höherem Silbergehalt (Ag) erhöht jedoch den Kostenaufwand und könnte sich negativ auf die mechanische Zuverlässigkeit auswirken.

Bevor die Auswahl der Lotpaste getroffen wird, ist es wichtig, entscheidende Materialeigenschaften zu bewerten, zum Beispiel:

  • Druckfähigkeit
  • Voiding
  • Kaltes und heißes Einsacken (Slump)
  • Lotkugeln und Lotperlen
  • Benetzung
  • HIP-Resistenz/Oxidationsbarriere
  • SIR (Oberflächen-Isolationswiderstand)

Tabelle 1: Pulvertypen gemäß J-STD-005
Tabelle 1: Pulvertypen gemäß J-STD-005
(Bild: Indium Corporation)

Tabelle 2: Cp und Cpk im Vergleich von Lotpulver Typ 4.5 und Typ 5 auf einer Öffnung mit 0,2 mm x 0,2 mm bei Verwendung einer 0,08 mm dicken Schablone (AR= 0,625).
Tabelle 2: Cp und Cpk im Vergleich von Lotpulver Typ 4.5 und Typ 5 auf einer Öffnung mit 0,2 mm x 0,2 mm bei Verwendung einer 0,08 mm dicken Schablone (AR= 0,625).
(Bild: Indium Corporation)

Zur Auswahl stehen die Pulvergrößen Typ 3, Typ 4, Typ 4,5 und Typ 5 (Tabelle 1) zur Verfügung. Mit der richtigen Flussmittelformulierung kann in vielen Fällen ein teureres Pulver vom Typ 5 vermieden werden, aber dennoch ist ein akzeptabler Cpk-Wert von 1,67 erreichbar (Tabelle 2). Abgesehen vom Kostenanstieg erhöht Typ-5-Pulver auch das Risiko von HIP und Traubenbildung (Graping) aufgrund einer größeren Oberfläche und eines höheren Oxidgehalts. Obwohl Reflowlöten in Luft möglich ist, ist Stickstoff-Reflow am häufigsten bei der Anwendung von Typ-5-Pulver anzutreffen.

Prozess-Betrachtung: Aus verfahrenstechnischer Sicht wurde der Schablonendruck schon immer als Hauptverursacher von Ertragsverlusten gesehen. Viele Untersuchungen in den letzten Jahren haben gezeigt, dass der Druck bis 60 bis 70 % des gesamten Ausbeuteverlusts des Prozesses beitragen kann, gefolgt vom Reflow-Löten mit einem Anteil zwischen 10 und 20 %.

Voiding, Traubenbildung und HIP

In jüngster Zeit ist QFN-Voiding zu einem äußerst aktuellen Thema geworden. In einigen Fällen kann QFN-Voiding mit einer heißen und längeren Soak-Phase reduziert werden, wobei mehr Flussmittelbestandteile verbraucht werden, welche zu einer übermäßigen Bildung von Voids führen könnten.

Das Ziel, QFN-Voiding zu reduzieren, kann zu einer Zunahme der Traubenbildung bei passiven Komponenten des Typs 0201 und 01005 sowie zu einer Zunahme von Head-in-Pillow (HIP) bei Fine-Pitch-CSPs und POPs führen. Viele Studien zeigen, dass Graping zwar keinen negativen Einfluss auf die Scherfestigkeit hat, ist aber ein klarer Prozessindikator für HIP. Beide Fällen werden durch die nachlassende Wirkung des Flussmittels bei zu hoher Hitze und zu langer Zeitspanne bis zur Ausbildung der Lötstelle verursacht.

Bild 10: Typisches HIP-Problem bei zu langer und zu hoher Soak-Temperatur. Dieser Fehler könnte im Funktionstest unerkannt durchgehen und wird später einen Ausfall im Feld verursachen.
Bild 10: Typisches HIP-Problem bei zu langer und zu hoher Soak-Temperatur. Dieser Fehler könnte im Funktionstest unerkannt durchgehen und wird später einen Ausfall im Feld verursachen.
(Bild: Indium Corporation)

Mit Blick auf HIP gibt es auch andere Faktoren wie Verzug und die Kontamination von Ball/Bump, welche sich auf die Gesamtzahl der Ausfälle auswirken können. Der Head-in-Pillow-Defekt (Bild 10) ist eigentlich eine offene Lötstelle an einem BGA oder CSP, bei der das auf die Leiterplatte aufgedruckte Pastendepot nicht mit der Lotkugel auf dem Bauteil verschmilzt. Das Ergebnis ist eine zwar offenbar vorhandene Lötstelle, die jedoch einen Spalt zwischen der per Reflow aufgeschmolzenen Paste auf der PCB und der Lotkugel selbst aufweist.

Bild 11: Darstellung von typischem Graping (Traubenbildung)
Bild 11: Darstellung von typischem Graping (Traubenbildung)
(Bild: Indium Corporation)

Dieser Defekt ist besonders problematisch, da er selbst bei der üblichen Röntgeninspektion schwer zu erkennen ist. Hinzu kommt, dass der mechanisch zufällig hergestellte Kontakt zwischen den beiden Lotdepots zwar manchmal in der elektrischen Funktionsprüfung bei diesem Test nicht auffällig ist, aber später im Fertigungsprozess oder im schlimmsten Fall im Feld beim Anwender das Endprodukt ausfällt.

Bild 12: Reale Aufnahmen von Graping bei 01005-Komponenten (oben und unten links), eine gute Lötstelle ist unten rechts zu sehen.
Bild 12: Reale Aufnahmen von Graping bei 01005-Komponenten (oben und unten links), eine gute Lötstelle ist unten rechts zu sehen.
(Bild: Indium Corporation)

Die Traubenbildung (Graping, Bilder 11 und 12) wird in vielen Fällen auch als kaltes Lot bezeichnet. Versteht man die wahre Ursache des Fehlers nicht, führt dies zu einer ganzen Reihe von kontraproduktiven Prozessanpassungen, die das Problem in vielen Fällen noch vergrößern.

Bild 13: Einfluss der Aperturgröße auf den Umfang der Traubenbildung
Bild 13: Einfluss der Aperturgröße auf den Umfang der Traubenbildung
(Bild: Indium Corporation)

Graping tritt typischerweise bei kleineren Lotpastendepots auf (Bild 13), weil die geringere Menge an Lotpaste auch weniger Flussmittel für das Entfernen von Oxiden zur Folge hat. Im Industriestandard IPC 610, Abschnitt 1.5.2, findet sich die folgende Definition:

Kalte Lötstelle: Eine Lötstelle, die eine schlechte Benetzung aufweist und die durch ein grau-poröses Aussehen gekennzeichnet ist. Dies ist auf übermäßige Verunreinigungen im Lot, unzureichende Reinigung vor dem Löten und/oder unzureichende Wärmezufuhr im Lötprozess zurückzuführen.

In Abschnitt 5.2.5 wird dies unter Einbeziehung der Lötstellen mit Kolophoniumresten näher erläutert. Kalte Lötstellen sowie solche mit Kolophonium werden beide als Fehler der IPC-Klasse 1-3 klassifiziert. In Abschnitt 5.2.3 der IPC 610 Lötanomalien - Reflow der Lotpaste, wird eine unvollständige Benetzung als Fehler in der IPC-Klasse 1-3 klassifiziert.

Tabelle 3: Verlust der Ausbeute bei einem realen Produkt mit unterschiedlichen Temperaturrampen, sowohl bei Reflow mit Luft als auch Stickstoff für ein CSP mit 0,4 mm Pitch.
Tabelle 3: Verlust der Ausbeute bei einem realen Produkt mit unterschiedlichen Temperaturrampen, sowohl bei Reflow mit Luft als auch Stickstoff für ein CSP mit 0,4 mm Pitch.
(Bild: Indium Corporation)

Gehen wir hier im Beispiel von einem CSP (0,4 mm Rasterabstand) aus, wobei der Pastenauftrag mit einer lasergeschnittenen 0,10 mm (100 µm) dicken Schablone erfolgt, deren runde Öffnungen einen Durchmesser von 0,25 mm (250 µm)aufweisen. An diesem Beispiel zeigt sich, dass durch die Erhöhung der Temperaturrampe von 0,7 auf 1,2°C/s im Bereich über 180 °C der im Funktionstest festgestellte HIP-Defekt von 1,5 auf 0 % reduziert wird (Tabelle 3).

In diesem Fall hat Reflowlöten mit Stickstoff (<1.000 ppm O2) die gleiche positive Wirkung auf die Ausbeuten bei der Funktionsprüfung (Tabelle 3). Dabei ist zu bedenken, dass es sich hierbei um einen Verlust der Ausbeute handelt, festgestellt beim abschließenden Funktionstest. Viele HIP-Defekte werden hierbei möglicherweise nicht erfasst, weil sich zufällig mechanisch/elektrische Kontakte ergeben, die den Fehler zeitweilig kaschieren.

Tabelle 4: Liquidus- und Solidustemperaturen für SAC305 und SAC387
Tabelle 4: Liquidus- und Solidustemperaturen für SAC305 und SAC387
(Bild: Indium Corporation)

Ein weiterer häufiger Fehler ist die Verwendung von 217 °C als Liquidus-Temperatur für SAC305 und SAC387. Jedoch beträgt die Liquidus-Temperatur für SAC305 und SAC387 in Wirklichkeit 220 °C, der Solidus hingegen liegt bei 217 °C (Tabelle 4). Dies kann zu einer gewissen Verwirrung bei der Festlegung der Spezifikationsgrenzen für das Reflow-Profil führen. Liegt das Plateau zwischen 219-220 °C, kann dies zu einer starken Auszehrung des Flussmittels führen, was zu Graping und HIP-Effekten bei Chip-Scale-Packages (CSP) und Package-on-Package (PoP) führen kann.

Inspektionswerkzeuge für Voiding, Graping und HIP

Es gibt keine festgelegten Vorgaben für das maximale Voiding bei QFN-Komponenten, zudem hat jedes Unternehmen seine eigene Spezifikation. Der Bereich kann von 15-50 % bei Standardapplikationen und herunter bis 5 % für spezielle Anwendungen liegen. Der Einsatz der Röntgentechnik ist die gebräuchlichste Methode zur Kontrolle der Voiding-Bildung, wobei die meisten modernen Systeme zur Röntgeninspektion eine genaue Berechnung des Voiding-Anteils durchführen.

Ein Problem besteht darin, dass weltweit viele Fertigungslinien nicht über leistungsfähige Mikroskope mit genügend hoher Vergrößerung verfügen, um zu überprüfen ob sich die Reduzierung des Voidings nicht negativ auf die Lötstellenqualität auswirkt.

IPC 610 legt hier eindeutig fest, dass die erforderliche Mindestvergrößerung 20-fach sein soll für Lötverbindungen der Größe <0,25 mm, jedoch sind in vielen Fällen nur Geräte mit einer 2- bis 4-fachen Vergrößerung vorhanden. Die Traubenbildung an Lötstellen könnte aber mit solchen 2- bis 4-fach Lupen leicht übersehen werden.

Schlussfolgerungen

Es ist sehr wichtig, in der Elektronikfertigung Design, Materialien und Prozesse zu verstehen, da sie sehr eng miteinander verzahnt sind. Es gibt viele Verfahren, um Baugruppen mit hoher Integrationsdichte herzustellen, dabei ist es entscheidend, über einen „Werkzeugkasten von Technologien“ zu verfügen, um die zahlreichen kritischen Anforderungen effizient zu bewältigen. Es ist auch notwendig, während der Entwicklung sowie im Einsatz in allen Bereichen die Wechselwirkungen zwischen mehreren verwendeten Techniken zu erkennen und zu berücksichtigen, denn in den meisten Anwendungen werden mehrere anspruchsvolle Methoden für ein und dasselbe Produkt eingesetzt. Abhängig von der Art des Endprodukts können zumeist mehrere Optionen in Betracht gezogen werden, dabei ist es wichtig, dass die Entscheidung auf vorhandenem Datenmaterial und nicht auf Vermutungen beruht.

Referenzen

1. IPC-A-610E-2010 Acceptability of Electronic Assemblies.
2. Jensen, T. S. (2008). The Graping Phenomenon: Improving Pb-Free Solder Coalescence Through Process and Material Optimization. Indium Corporation, 1676 Lincoln Ave., Utica, NY 13502.
3. Briggs, Ed IMAPS 2015, Orlando, FL, October 2015. Indium Corporation, 1676 Lincoln Ave., Utica, NY 13502.

* Jonas Sjoberg ist Technischer Manager bei der Indium Corporation mit Sitz in Kuala Lumpur, Malaysia.

(ID:47146306)