FD-SOI und SOTB: Neue Prozesstechnologien für Extreme-Low-Power-Controller

| Redakteur: Michael Eckstein

Leitplanke: Eine dünne Isolationsschicht unterhalb des Transistorkanals verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat. Das ermöglicht die Integration sparsamer Transistoren.
Leitplanke: Eine dünne Isolationsschicht unterhalb des Transistorkanals verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat. Das ermöglicht die Integration sparsamer Transistoren. (Bild: Clipdealer)

Die Silicon-on-Insulator-Technik ermöglicht das Hochintegrieren von Transistoren, die sehr wenig Strom benötigen und schnell schalten – ideal für moderne Controller. Noch weiter geht die SOTB-Technologie von Renesas.

Energieeffizienz ist neben Rechenleistung und Zuverlässigkeit eine der wichtigsten Anforderungen an Halbleiterchips. Das gilt nicht zuletzt für verschiedenste Applikationen aus Bereichen Automotive, Industrie 4.0 oder auch Smart Home. Spezielle Fertigungsverfahren wie Silicon-on-Insulator (SOI) sind ein gangbarer Weg, die teils unterschiedlichen Eigenschaften in einem Produkt zu vereinen.

Beispiel STMicroelectronics (ST): Das Unternehmen hat Mikrocontroller (MCU) mit integriertem Embedded Phasenwechselspeicher (Embedded Phase-Change Memory, ePCM) angekündigt und bereits ein 16-MBit-ePCM-Array präsentiert. Die bis zu 28 Nanometer kleinen Strukturen der Komponenten fertigt ST mithilfe der FD-SOI-Technologie. FD-SOI steht für „Fully Depleted Silicon-on-Insulator“ und bezeichnet eine Prozesstechnik, bei der eine dünne Siliziumschicht – diese bildet den Kanal eines Transistors – durch eine ebenfalls dünne, isolierende Schicht vom darunter liegenden Silizium-Substrat getrennt wird. Diese als „buried oxid“ oder kurz BOX bezeichnete Technik verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat.

Silicon-on-Insulator-Prozess für hohe Energieeffizienz

Bei FD-SOI-Transistoren ist die SOI-Schicht besonders dünn. Bereits eine relativ geringe Gate-Spannung reicht aus, um sie vollständig zu verarmen. Durch diesen Kniff sinken Schwellspannung und Leckströme, zudem ist der „Floating-Body“-Hystereseffekt weniger stark ausgeprägt. Das Ergebnis: Integrierte Transistoren lassen sich mit erheblich geringeren Arbeitsströmen betreiben, was der Energieeffizienz zugutekommt. Auch soll der Aufbau für kürzere Schaltzeiten sorgen, was die Geschwindigkeit von Rechenwerk und Speicher erhöht. Gleichzeitig wirkt die Isolationsschicht wie ein Schild gegenüber ionisierender Strahlung. Die integrierten Schaltungen sind daher unempfindlicher gegenüber Störungen, was gerade in sicherheitskritischen Anwendungen wie dem Automobilbau ein weiterer Vorteil ist.

Das ePCM von ST besteht aus einer Germanium-Antimon-Tellurium-(GST)-Legierung. Das Material kann, angestoßen durch kontrollierte Hitzeimpulse eines Wärmeelements, zwischen amorphem und polykristallinem Zustand wechseln – und so seine physikalischen wie auch elektrischen Eigenschaften ändern. Im amorphen Zustand ist der elektrische Widerstand hoch, im polykristallinen Zustand niedrig. Diese Zustände entsprechen den Logikwerten 0 und 1. Marco Monti, President der Automotive and Discrete Group von ST, bezeichnet ePCM als „Backend-Technologie, die das nichtflüchtige Speicherzellen-Prozessmodul von den komplexen Logik-Transistor-Modulen des Front-Ends trennt“. Als metallisierungsbasierter Back-End-Prozess sei ePCM technologieunabhängig. Dadurch könne es in nahezu jeden Technologieknoten eingebettet werden.

Allerdings habe man das eigene Prozess-, Design-, Technologie- und Anwendungs-Know-how für die Fertigung von ePCM erweitern müssen, erklärt Monti: „Wir haben ein Verfahren entwickelt, mit dem wir den nichtflüchtigen ePCM-Speicher mit dem FD-SOI-Prozess kombinieren können.“ Dadurch sei man jetzt in der Lage, leistungsstarke und gleichzeitig energiesparende Automobil-Mikrocontroller zu produzieren. Mittlerweile hat ST ein breites Angebot an Design-Blocks für seine 28-nm-FD-SOI-Technologie enwickelt. Es umfasst Standardzellen, Speicher, I/O-Module, Analog-zu-Digital- und Digital-zu-Analog-Konverter, Taktgeneratoren und weitere Blöcke wie Wärme- und Spannungssensoren, Regulatoren und mehr.

SOTB ist noch sparsamer als FD-SOI

Eng an die SOI-Technik angelehnt ist die kürzlich von Renesas vorgestellte SOTB-Prozesstechnologie. SOTB steht für „Silicon-On-Thin-Buried-Oxid“, zu Deutsch etwa „Silizium auf dünner Oxidschicht“: Auf dem Siliziumsubstrat des Wafers wird ein Oxidfilm (BOX, siehe oben) abgeschieden, bevor darüber eine dünne Siliziumschicht aufgebracht wird, die den leitenden Kanal bildet. Der Oxidfilm isoliert diesen Kanal von dem darunterliegenden Siliziumsubstrat. SOTB soll die Schalt-und Leckströme integrierter Transistoren drastisch verringern. Sogar die mit FD-SOI erreichbaren Werte liegen um zwei Größenordnungen darüber. Mit SOTB aufgebaute Controller sind laut Renesas in der Lage, allein auf Basis von Umgebungsenergie sogar Embedded-KI-Berechnungen („e-AI“) durchzuführen.

Renesas SOI-Ansatz weist einige Besonderheiten auf: So haben die Entwickler eine Back-Bias-Schaltung integriert, mit der sich das Potenzial des Siliziumsubstrats unterhalb der BOX-Schicht variieren lässt. Dadurch lässt sich der Arbeitspunkt des Transistors gezielt festlegen. „Dadurch können wir den Arbeitspunkt in den optimalen Bereich legen. So gerüstet, sind die Bausteine in der Lage, eine hohe Rechenleistung bei ausgezeichneter Energieeffizienz zu liefern“, freut sich Renesas-Europachef Michael Hannawald im Gespräch mit ELEKTRONIKPRAXIS. Erstmals sei es damit möglich, die bislang bestehende Abhängigkeit von Prozessgeometrie und Stromverbrauch zu lösen und Bausteine zu entwickeln, die sowohl extrem niedrige Wirkströme als auch die niedrigsten Leckströme aufweisen. „Beim Optimieren bisheriger MCU-Herstellungsverfahren ist es nicht möglich, den Strom in beiden Betriebsmodi gleichermaßen zu verringern“, erklärt der Manager. So führte etwa das Verkleinern der Strukturgrößen bisher zwangsläufig zu höheren Leckströmen.

Zudem ist die dünne Siliziumschicht des Kanals nicht dotiert, was einen stabilen Betrieb bei ebenfalls niedrigen Spannungen gewährleistet und ungewollte Variationen der Gate-Eigenschaften minimiert. Im Gegensatz dazu werden beim traditionellen Bulk-Silizium-Gate-Design Dotieratome in das Silizium injiziert, so dass das Gate bei Bedarf leitend wird. Dieser Dotierprozess ist jedoch schwer zu kontrollieren, so dass die Zahl der injizierten Atome von Gate zu Gate stark schwanken kann. Das hat besonders bei heute üblichen kleinen Strukturen große Auswirkungen: Die Eigenschaften der Transistoren auf einem Chip können deutlich variieren. So kann es sein, dass manche bereits bei 0,3 V schalten, andere erst bei 0,7 V. Um einen sicheren Betrieb jedes Gates auf dem Baustein zu gewährleisten, sind Spannungen von deutlich über 1,0 V erforderlich. Dies wirkt sich direkt auf den Stromverbrauch des Bausteins aus.

Einer der großen Vorteile der SOTB-Technologie ist laut Renesas, das beim Controller-Design keine Entweder-Oder-Entscheidung erforderlich ist: So seien problemlos hybride Siliziumstrukturen möglich. Auf einem Substrat lassen sich SOTB und Standard-Bulk-Siliziumprozess kombinieren. So kann SOTB in den Chipbereichen zum Einsatz kommen, wo ein extrem geringer Verbrauch erforderlich ist. Standard-Silizium eignet sich hingegen für die Integration von I/O-Funktionen und analoge Komponenten. Entwickler können so weiterhin mit Geräten arbeiten, die ähnliche elektrische Eigenschaften aufweisen wie die Mikrocontroller, mit denen sie normalerweise arbeiten.

Leck- und Schaltströme um 90 Prozent verringert

Das erste kommerzielle Produkt, das Renesas mit seiner neuen SOTB-Technologie herstellt, ist der R7F0E: Ein 32-Bit-Embedded-Controller auf der Basis eines ARM Cortex, der mit bis zu 64 MHz taktet und beispielsweise Sensordaten schnell lokal verarbeiten und komplexe Analyse- und Steuerfunktionen ausführen kann. Der R7F0E soll nur 20 μA/MHz im aktiven Betrieb und lediglich 150 nA im Deep-Standby benötigen – das entspricht etwa einem Zehntel des Wertes herkömmlicher Low-Power-MCUs.

Mit dem R7F0E lassen sich laut Hannawald IoT-Geräte aufbauen, denen die Umgebungsenergie als Stromquelle ausreicht. Die Energie lässt sich zum Beispiel über Piezokristalle, Temperaturunterschiede, Licht, Vibrationen oder auch Flüssigkeitsströme abgreifen. „Der Einsatz von extrem stromsparenden Technologien und Energy Harvesting öffnet einen neuen Markt für wartungsfreie vernetzte IoT-Sensorgeräte mit Endpunktintelligenz für Anwendungen in Industrie, Büro- und Wohngebäuden, Landwirtschaft, Gesundheitswesen und öffentlicher Infrastruktur sowie in Gesundheits- und Fitnessgeräten, Schuhen, Wearables, Smart Watches und Drohnen“, führt Hannawald aus.

Denn die MCU besitzt „eine innovative und konfigurierbare EHC-Funktion (Energy Harvesting Controller), die die Stabilität des Systems erhöht und die Anzahl kostspieliger externer Komponenten minimiert“. Der EHC ermögliche den direkten Anschluss an viele verschiedene Arten von Umgebungsenergiequellen, etwa Solarenergie, Vibration oder Piezoelektrizität. Gleichzeitig soll der Baustein vor gefährlichen Einschaltstromspitzen beim Hochfahren schützen. Laut Renesa verwaltet der EHC auch das Laden von externen Energiespeichern wie Superkondensatoren oder Akkus. Der R7F0E adressiere zudem viele weitere Systemanforderungen für Systeme mit extrem niedrigem Stromverbrauch. Dazu zählt die Fähigkeit, externe analoge Signale kontinuierlich zu erfassen.

Integrierter Energy Harvesting Controller erhöht Stabilität

Der integrierte 14-Bit-Analog-Digital-Wandler (ADC) mit 32 kHz Clockrate und 1,6 kS/s verbraucht laut Renesas nur 3 uA und kann so dauerhaft in Betrieb sein. Das interne 256-kB-SRAM benötige lediglich 1 nA pro kB zu Erhalt des Speicherinhalts. Die integrierte Grafik-Engine könne Inhalte drehen, scrollen und kolorieren. Mit den Low-Power-Hardwaretechniken lässt sich nach Angaben von Renesas ein externes Display ansteuern, das die Memory-In-Pixel-(MIP)-LCD-Technologie verwendet. Diese benötigt praktisch keine Energie zum Anzeigen statischer Bildinhalte. „Schon diese Beispiele verdeutlichen den Blick auf Details, mit dem wir den R7F0E entwickelt haben“, sagt Hannawald. Und hebt die integrierten Sicherheitsfunktionen hervor: Ein in Hardware implementierter Zufallszahlengenerator, eine eindeutige ID für jeden R7F0E-Baustein sowie Beschleuniger für die AES-Verschlüsselung.

Renesas plant, ausgehend vom neuen R7F0E-Embedded-Controller seine Produktpalette an Energy-Harvesting-Lösungen mit unterschiedlichen Merkmalen und Funktionen für viele extrem stromsparende Anwendungen auszuweiten. „Energy Harvesting wird zu einer obligatorischen Technologie für eine smarte Gesellschaft“, ist Yoshikazu Yokota überzeugt. Der Executive Vice President und General Manager der Industrial Solution Business Unit unterstreicht, dass Renesas bereit ist, diese Technologie weiterzuentwickeln und den Markt auszubauen. „Renesas treibt die Entwicklung von e-AI voran, um die KI am Endpunkt, direkt in den Embedded-Geräten, zu realisieren.“ Die eigene SOTB-Technologie wird seiner Ansicht nach das Spektrum möglicher Anwendungsfälle erweitern, in denen „die Kombination von Embedded-KI und Energy Harvesting einen sehr großen positiven Einfluss auf unser tägliches Leben haben wird.“

Erstes batterieloses Bluetooth-Sensor-Tag für IoT-Anwendungen

Erstes batterieloses Bluetooth-Sensor-Tag für IoT-Anwendungen

28.01.19 - Hauchdünne, batterielose Bluetooth-Sensor-Aufkleber sollen typische IoT-Anwendungen wie Güter-Tracking vereinfachen. Diese Lösung hat namhafte Investoren überzeugt: In einer zweiten Finanzierungsrunde hat Entwickler Wiliot rund 30 Mio. Dollar Wagniskapital eingesammelt. lesen

FD-SOI: Globalfoundries und Fraunhofer IPMS entwickeln energieeffiziente Chip-Technologie

FD-SOI: Globalfoundries und Fraunhofer IPMS entwickeln energieeffiziente Chip-Technologie

14.09.18 - Gemeinsam wollen Halbleiterfertiger Globalfoundries und das Fraunhofer IPMS die Prozesstechnologie „Full Depleted-Silicon on Insulator”, kurz „FD-SOI“, voranbringen. Dazu haben die Partner einen millionenschweren Forschungsvertrag geschlossen. lesen

MESO statt CMOS: Die Halbleiterwelt rüstet sich für ihren Untergang

MESO statt CMOS: Die Halbleiterwelt rüstet sich für ihren Untergang

12.12.18 - Magneto-elektrische Spin-Orbit-Materialien haben das Potenzial, CMOS als Basis für Speicher- und Logik-ICs abzulösen. Davon sind Forscher von Intel und der University of California in Berkeley überzeugt. lesen

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 45674185 / Mikrocontroller & Prozessoren)