CMOS-Prozesstechnik FD-SOI: Europäische Allianz strebt nächste Generation für Stromspar-Chips an

Von Michael Eckstein

Ein europäisches Forschungs- und Industriekonsortium will die Energiespar-CMOS-Prozesstechnik FD-SOI verbessern. Damit lassen sich besonders sparsame integrierte Halbleiterschaltungen zum Beispiel für Automotive, IoT und mobile Anwendungen realisieren. Angestrebtes Ziel ist ein 10-nm-Prozess für die FD-SOI-Technik.

Anbieter zum Thema

Leitplanke: Eine dünne Isolationsschicht unterhalb des Transistorkanals verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat. Das ermöglicht die Integration sparsamer Transistoren. CEA, Soitec, GlobalFoundries und STMicroelectronics wollen diese Technik verfeinern.
Leitplanke: Eine dünne Isolationsschicht unterhalb des Transistorkanals verhindert den Abfluss von Elektronen aus dem Kanal in das Substrat. Das ermöglicht die Integration sparsamer Transistoren. CEA, Soitec, GlobalFoundries und STMicroelectronics wollen diese Technik verfeinern.
(Bild: GlobalFoundries)

CEA, Soitec, GlobalFoundries und STMicroelectronics wollen gemeinsam die energiesparende Halbleiterprozesstechnik FD-SOI (fully depleted silicon-on-insulator) voranbringen. Zusammen wollen die Unternehmen und das Forschungsinstitut eine Roadmap entwickeln. Nach eigenen Angaben sind Halbleiter grundsätzlich und die FD-SOI-Technik im Besonderen von strategischem Wert für Frankreich und die EU sowie für Kunden weltweit.

Zu den Vorteilen von FD-SOI zählen ein geringerer Stromverbrauch und eine einfache Integration zusätzlicher Funktionen wie Konnektivität und Sicherheit, die die beispielsweise die Grundfunktionalität eines Mikrocontrollers erweitern und für Anwendungen in der Automobilindustrie, im Internet der Dinge und im Mobilfunk heute oft essenziell sind.

STMicroelectronics betreibt in Frankreich eine Fab, in der FD-SOI-Produktion mit Strukturgrößen von 28 nm betrieben werden kann. Der Auftragsfertiger Globalfroundries kann in Dresden mit Strukturgrößen von 22 nm für die Technologie dienen - der dort eingesetzte 22FDX Prozess wird ebenfalls von STM genutzt. Die Forschungseinrichtungen CEA und Soitec sind allerdings überzeugt, dass sie in der Lage sind, die Technologie auch für Stroukturgrößen von 10 nm fit zu machen, was massive Vorteile für platzsparende, energieeffiziente Endprodukte eröffnet. 10 nm sei dann auch einer der angestrebten Meilensteine in der Allianz.

Das Forschungsinstitut CEA sieht sich „seit über 20 Jahren als einen Pionier der FD-SOI-Technik innerhalb des Ökosystems von Grenoble-Crolles“. Zudem blicke das CEA „auf eine lange Geschichte intensiver Forschungs- und Entwicklungszusammenarbeit mit STMicroelectronics, Soitec und GlobalFoundries zurück. Zusätzlich habe es sich „sehr aktiv an den Initiativen der Europäischen Kommission und der Mitgliedstaaten beteiligt, die darauf abzielen, ein komplettes Ökosystem für FD-SOI zu schaffen, das Materiallieferanten, Designhäuser, Anbieter von EDA-Tools, Fabless-Unternehmen und Endnutzer umfasst“, sagt François Jacq, Vorsitzender des CEA. Nun blicke man motiviert nach vorne und wolle dazu beitragen, eine neue Generation der FD-SOI-Technologie vorzubereiten, die „eine höhere Leistung, einen geringeren Stromverbrauch und niedrigere Kosten vereint, um den Anforderungen der wichtigsten europäischen Märkte wie Automotive, IoT, 5G/6G und Industrie 4.0 gerecht zu werden.“

Fokus auf ICs für Konnektivität, Automotive, IoT und künstliche Intelligenz

Paul Boudre, CEO von Soitec, sieht in FD-SOI eine „Schlüsseltechnologie für die heutigen dynamischen Märkte und einen wichtigen Wachstumstreiber für unsere Branche und unsere Kunden“. Soitec ist ein nach eigenen Angaben einer der weltweit führenden Innovatoren und Hersteller von Materialien für die Herstellung von Halbleitern. Sein Knowhow will der Anbieter in die angekündigte FD-SOI-Allianz einbringen. Entstehen sollen auf dieser Basis „eine neue Generation von Halbleitern für eine Vielzahl von Märkten wie Konnektivität, Automotive, Internet der Dinge und künstliche Intelligenz.

Fertigungspartner der Wahl ist das US-amerikanische Unternehmen GlobalFoundries. Der 2009 als Ausgründung der Fertigungssparte von AMD entstandene Hersteller hat, nicht zuletzt durch seinen Dresdner Standort (Fab1), eine lange Tradition in Europa. 2018 hatte er mit Fraunhofer IPMS einen Kooperationsvertrag für die Entwicklung von Materialien, und Prozessen für die Energiespartechnik FD-SOI geschlossen.

Ziel: Stromverbrauch von Chips senken

In Kooperation mit den neuen Allianzpartnern sollen diese nun optimiert werden, „um die rasante steigende Absätze von Chips mit geringem Stromverbrauch, Konnektivität und Security-Funktionen für Fahrzeuge, IoT und intelligenten mobilen Geräten zu adressieren“, sagte Tom Caulfield, CEO von GlobalFoundries. Für den Ausbau der Präsenz seines Unternehmens in der EU sei das dynamische europäische Halbleiter-Ökosystem sehr wichtig für GlobalFoundries.

STMicroelectronics, einziger Chipentwickler mit eigener Produktion in der Allianz, hat schon früh auf FD-SOI gesetzt und produziert seit mehreren Jahren sowohl kundenspezifische als auch Standardprodukte für eine Vielzahl von Endmärkten. Die eigene Technologie „unterstützt insbesondere die Automobilindustrie beim Übergang zur vollständigen Digitalisierung und zu softwaredefinierten Architekturen sowie bei der Entwicklung von fahrerlosen Technologien“, sagte Jean-Marc Chery, Präsident und CEO von STMicroelectronics. Nun freue man sich darauf, mit anderen Experten „an den nächsten Generationen von FD-SOI zu arbeiten“.

Jetzt Newsletter abonnieren

Verpassen Sie nicht unsere besten Inhalte

Mit Klick auf „Newsletter abonnieren“ erkläre ich mich mit der Verarbeitung und Nutzung meiner Daten gemäß Einwilligungserklärung (bitte aufklappen für Details) einverstanden und akzeptiere die Nutzungsbedingungen. Weitere Informationen finde ich in unserer Datenschutzerklärung.

Aufklappen für Details zu Ihrer Einwilligung

(ID:48201995)