EUV-Lithographie ist auf dem Weg in die Großserienfertigung

| Autor / Redakteur: Gandharv Bhatara* / Dr. Anna-Lena Gutberlet

Der Übergang von der optischen Lithographie zur EUV-Lithographie ist voll im Gange. Obwohl einige Probleme noch gelöst werden müssen, ist der Resolution-Enhancement-Technology-Flow bereit.
Der Übergang von der optischen Lithographie zur EUV-Lithographie ist voll im Gange. Obwohl einige Probleme noch gelöst werden müssen, ist der Resolution-Enhancement-Technology-Flow bereit. (Bild: Mentor)

Ein schneller und genauer Resolution-Enhancement-Technology- (RET) Flow ist ein wichtiger Bestandteil der Großserienfertigung mittels EUV-Lithographie. Tools zur Modellierung einzigartiger EUV- (Extreme Ultra Violet) Effekte, Quellenoptimierung, Verbesserung der Tiefenschärfe und genauen optischen Näherungskorrektur (OPC) sind nun verfügbar.

Die Software zur Lithographie-Simulation und -Korrektur befindet sich seit vielen Jahren in der Entwicklung und wird heute bereits in mehreren der modernsten Chipfertigungen eingesetzt.

EUV-Lithographie bringt einige besondere Herausforderungen mit sich, die die heutigen Resolution-Enhancement-Technology (RET)/OPC-Tools lösen müssen, wie die genaue Berechnung dichteabhängiger Komponenten von Streueffekten und die Eliminierung der Auswirkungen von schwarzen Rändern auf die Abbildung. Darüber hinaus entwickelt sich der gesamte Prozess – einschließlich Scanner, Materialien, Fotolacke und Prozessintegration – ständig weiter. Dies bringt neue Herausforderungen mit sich und schafft Möglichkeiten zur Verbesserung des RET-Flows.

So stellt sich die Frage, ob SRAFs (Sub-Resolution Assist Features) benötigt werden. Verbessern sie das Prozessfenster bei der EUV-Lithographie? Wenn ja, was ist der ideale Ansatz? Die EUV-RET-Optimierung für Designs der nächsten Generation beinhaltet Co-Optimierungen und viele komplizierte Abwägungen. In Zusammenarbeit mit Globalfoundries und IMEC (Guo et. al., 2018 SPIE Advanced Lithography) wurde festgestellt, dass SRAFs mit leistungsfähigen
Optimierungswerkzeugen, wie inversen Lithographie-Techniken und sorgfältigem Abgleich der Anforderungen, ein entscheidendes Element zur Erreichung der erforderlichen Prozessbreiten darstellen können (Bild 1). SRAFs helfen, die Bildqualität und das Prozessfenster zu verbessern und die Bildverschiebung durch den Fokus zu reduzieren (Bild 2).

Eine weitere Herausforderung besteht darin, die Auswirkungen von Aberrationen in der EUV-Lithographie zu bewältigen. Zur Gewährleistung einer hervorragenden Kantenplatzierung lassen sich EUV-Scanner-Aberrationen während der optischen Näherungskorrektur (OPC) über den Schlitz hinweg adäquat simulieren und korrigieren. Das Problem ist, dass die Variabilität der Aberrationen von Tool zu Tool derzeit recht hoch ist und zu nicht korrigierbaren Kantenplatzierungsfehlern führt, wenn das OPC-Modell mit einem Tool kalibriert wurde, während die Belichtung mit einem anderen Tool erfolgt. Dies bedeutet, dass die aktuellen und kurzfristig erwarteten Aberrationen auf EUV-Scannern sehr große Herausforderungen bei der Kantenkontrolle mit sich bringen.

Es gibt eine beträchtliche Anzahl von Kombinationen von Aberrationen, die in OPC referenziert werden, sowie von Aberrationen, die in der Verifikation über zwei Schichten referenziert werden, mit kritischen Kantenplatzierungen zwischen den Schichten für eine Reihe von EUV-Scannern in der Fertigung. Bestimmte Kombinationen führen jedoch zu besseren lithografischen Ergebnissen als andere. Lithographiesimulation kann ein sehr leistungsfähiges Werkzeug zur Beurteilung dieser Kombinationen für die Fertigung sein. Mentor verzeichnete einen klaren Vorteil bei der Verwendung von dedizierten OPC-Modellen mit Scanner-spezifischer Aberrationskorrektur. Ohne eine solche Tool-spezifische Korrektur können nicht korrigierbare relative Kantenplatzierungsfehler von bis zu 5 nm auftreten (Bild 3).

Aufbau eines schnellen und genauen EUV-OPC-Flows

Tapeout-Flows für die Massenfertigung, die Retargeting, SRAF-Erzeugung und OPC anwenden, minimieren die Gesamtlaufzeit typischerweise anhand der Designhierarchie. Diese Strategie hat es den führenden Foundries ermöglicht, ihre Time-to-Market-Anforderungen mit der Calibre-Plattform zu erfüllen. Durch die korrekte Verwendung der Designhierarchie konnte die Laufzeit des Tapeout-Flows je nach Designtyp um das 2- bis 10-Fache reduziert werden. Um die Laufzeit zu begrenzen, sollte ein EUV-Tapeout-Flow im Idealfall versuchen, so lange wie möglich der Designhierarchie zu folgen. Die lang­reichweitigen Flare- und Masken-Abschattungseffekte erschweren dies für die OPC-Korrektur.

Mentor hat einen Flow erstellt, der von der Designhierarchie möglichst viel bewahrt, ohne die Genauigkeit oder das Prozessfenster zu beeinträchtigen. Mentors SRAF-Lösung kann beispielsweise „lokale“ EUV-Modelle sicher nutzen. Das heißt, bei kleinen Flare-Abweichungen muss die SRAF-Platzierung das Streulicht über dem Chip nicht berücksichtigen; die Abweichungen können angenähert werden. Dadurch lassen sich die SRAFs gemäß der Designhierarchie platzieren. Wenn die vollständigen, globalen EUV-Modelle verwendet werden, kann der OPC-Flow für EUV die Hierarchie ohne Genauigkeitsverluste aufrechterhalten. Der Einsatz des fortschrittlichen hierarchischen Ablaufs von Calibre anstelle eines vollständig flachen Ablaufs beschleunigt die Laufzeit im Durchschnitt um das 2,3-Fache ohne Genauigkeitsverlust.

Roadmap der EUV-Lithographie

Es sieht so aus, als würde die Halbleiterindustrie eine EUV-Strategie „bis zum Ende der Roadmap“ verfolgen. Ausgehend vom 5-nm-Technologieknoten wird die EUV-Lithographie zusammen mit Multipatterning wahrscheinlich ihren Weg in die Großserienproduktion finden. Dies wird am 3-nm-Knoten fortgesetzt. Über 3 nm hinaus kann es von der Scanner-Hardware-Seite Hilfe durch eine geplante Erhöhung der NA von heute 0,33 auf ≥0,5 geben. Dies wird zwar zu einer höheren Auflösung führen, hat aber einen hohen Preis.

Die Industrie wird wahrscheinlich ein optisches System mit anamorpher Vergrößerung einsetzen – 4x in x-Richtung und 8x in y-Richtung. Dazu müssen die Masken-Layouts entlang der x-Achse „halbiert“ werden, und dann jede Hälfte entlang der y-Achse „gestreckt“ und auf verschiedene Masken gelegt werden. Obwohl es heute noch keine derartigen Vollfeld-Scanner gibt, unterstützen die Modellierungs- und Maskensyntheselösungen von Calibre bereits anamorphe Optiken von der Modellierung über OPC bis hin zur Maskendatenvorbereitung und Maskenprozesskorrektur.

Die EUV-Lithographie ist nahezu bereit, die Massenproduktion am 7-nm-Technologieknoten und darüber hinaus zu unterstützen, die Tools sind nun voll funktionsfähig. Produktionslösungen für die Modellierung und Korrektur von Blenden-, Off-Axis-Beleuchtungs- und Aberrationseffekten existieren und sind in eine schnell wachsende hierarchische Plattform innerhalb von Calibre integriert.

Ultradünne 2D-Transistoren für schnellere Computerchips

Ultradünne 2D-Transistoren für schnellere Computerchips

29.07.19 - Mit Hilfe neuartiger Isolatormaterialien lassen sich winzige, leistungsfähige Transistoren aus zweidimensionalen Materialien herstellen. Sind sie geeignet, die Gültigkeit des Moorschen Gesetzes zu reaktivieren? lesen

Dieser Beitrag ist erschienen in der Fachzeitschrift ELEKTRONIKPRAXIS Ausgabe 19/2019 (Download PDF)

* Gandharv Bhatara ist Product Marketing Manager für die Calibre OPC/RET-Produkte bei Mentor, a Siemens Business.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 46109230 / Halbleiterfertigung)