Tensilica Vision C5

Erste auf neurale Netzwerke optimierte DSP-IP

| Redakteur: Sebastian Gerstl

Blockdiagramm der für neurale Netze konzipierten Tensilica Vision C5 DSP.
Blockdiagramm der für neurale Netze konzipierten Tensilica Vision C5 DSP. (Bild: Cadence)

Cadence stellt mit dem Cadence Tensilica Vision C5 DSP den ersten eigenständigen DSP-IP-Core für neurale Netze vor. Die IP ist für Systeme mit hoher Verfügbarkeit in Vision-, Radar/Lidar- und Sensor-Fusion-Anwendungen optimiert.

Kamerabasierte Bildverarbeitungssysteme in Autos, Drohnen und Sicherheitssystemen benötigen zwei grundsätzliche Arten von optimierter Bildverarbeitung. Zuerst wird das von der Kamera aufgenommene Bild mit konventionellen Foto-/Bildverarbeitungsalgorithmen verbessert. Zweitens führen auf neuralen Netzwerken basierende Algorithmen eine Erfassung und Erkennung von Objekten durch.

Bestehende Neural Network Accelerator Lösungen sind in der Regel spezifische Hardware-Beschleuniger, die als eigene Bestandteile an Bildverarbeitungs-DSPs angekoppelt sind, wobei der Code des neuralen Netzes zwischen der Ausführung einiger Netzwerkschichten auf dem DSP und der Verlagerung von Faltungsebenen auf den Beschleuniger aufgeteilt wird. Diese Kombination ist ineffizient und verbraucht unnötige Leistung. Andere Ansätze übergeben diese Aufgabe an eine dedizierte CPU oder GPU. Dies geht allerdings mit einer schlechten Energieeffizienz und einer niedrigeren Verarbeitungskapazität einher.

Der dediziert für neurale Netze (NN) konzipierte Tensilica Vision C5 DSP-IP-Core beschleunigt die Berechnungen auf allen Schichten eines solchen Netzwerks (Faltung, vollständig verknüpft, Pooling und Normalisierung) und nicht nur, wie bei anderen vergleichbaren IPs, der Faltungsfunktionen. Dadurch wird der Bildverarbeitungs-DSP von einigen Aufgaben befreit und kann die Bilderverbesserungsanwendungen unabhängig ausführen, während der Vision C5 DSP die Inferenzaufgaben abarbeitet. Durch Vermeidung von unnötigem Datenaustausch zwischen dem NN-DSP und demVision/Bildverarbeitungs-DSP ermöglicht der Vision C5 DSP eine Lösung mit geringerem Energieverbrauch als ein vergleichbarer Neural Network Accelerator.

Der Vision C5 DSP verfügt über eine Verarbeitungskapazität von 1 TeraMAC pro Sekunde (MAC: Multiply-Accumulate) auf weniger als 1 mm² Halbleiterfläche. Zu den weiteren Merkmalen der IP zählen 1024 8-Bit-MACs oder 512 16-Bit-MACs sowohl bei 8-Bit- als auch bei 16-Bit-Auflösung und eine VLIW SIMD Architektur mit dem 128-Wege, 8-Bit-SIMD oder 64-Wege, 16-Bit-SIMD. Der Vision C5 DSP ist ausgelegt für Multi-Core-Designs, was auch Multi-TeraMAC-Lösungen in kleiner Baugröße ermöglicht. Zudem ist eine iDMA- und AXI4-Schnittstelle integriert.

Der Vision C5 DSP wird auch mit dem Neural Network Mapper Toolset von Cadence geliefert, dass jedes neurale Netz, das mit Tools wie Caffe und TensorFlow trainiert wurde, auf einen ausführbaren und hoch optimierten Code für den Vision C5 DSP abbildet, unter Ausnutzung eines umfangreichen Satzes handoptimierter Neurale-Netzwerk-Bibliothek-Funktionen. Anwendungsgebiete sind unter anderem Automotive-, Überwachungs-, Drohnen- und mobile Applikationen.

Weitere Informationen finden Sie auf der Webseite des Herstellers: www.cadence.com.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 44694658 / Hardwareentwicklung)