Erhöhte FPGA-Sicherheit durch Integration einer PUF

Zurück zum Artikel