PLD-Tools

Entwicklungsumgebung von Xilinx erhöht die Rechenleistung in Datencentern

| Redakteur: Holger Heller

Giles Peckham, Xilinx: Erstes komplett CPU/GPU-ähnliches Runtime-Verhalten mit FPGAs
Giles Peckham, Xilinx: Erstes komplett CPU/GPU-ähnliches Runtime-Verhalten mit FPGAs (Bild: VBM-Archiv)

Mit der Entwicklungsumgebung SDAccel für OpenCL, C und C++ will Xilinx eine bis zu 25-fach bessere Performance pro Watt in Datencentern durch den Einsatz von FPGAs erreichen.

Als neuestes Tool der SDx-Familie stellt SDAccel einen optimierenden Compiler für alle OpenCL-, C- und C++-Kernels mit Bibliotheken und Entwicklungsboards zur Verfügung und vermittelt ein CPU/GPU-ähnliches Entwicklungs- und Laufzeitverhalten mit FPGAs. Er bietet laut Xilinx eine bis zu 25-fach bessere Performance pro Watt im Vergleich zu CPUs oder GPUs, und die dreifache Performance und Ressourcen-Effizienz gegenüber anderen FPGA-Lösungen.

„SDAccel ermöglicht Softwareentwicklern die Verwendung von neuem oder bestehendem OpenCL-, C- und C++-Code in High-Performance Acceleratoren, die für Speicher-, Dataflow- und Loop-Pipelining in Datencenter-Anwendungen wie Compute Search, Bilderkennung, maschinelles Lernen, Transkodierung, Speicherkompression und Verschlüsselung optimiert sind,“ erklärte Giles Peckham, EMEA Marketing Manager bei Xilinx.

Bild 1: Die SDAccel-Entwicklungsumgebung für OpenCL, C und C++ ermöglicht eine bis zu 25-fach bessere Performance pro Watt für Datencenter-Applikationen durch den Einsatz von FPGAs
Bild 1: Die SDAccel-Entwicklungsumgebung für OpenCL, C und C++ ermöglicht eine bis zu 25-fach bessere Performance pro Watt für Datencenter-Applikationen durch den Einsatz von FPGAs (Bild: VBM-Archiv)

Mit SDAccel könnten Entwickler den gewohnten Workflow zur Optimierung ihrer Applikationen einsetzen und dabei die Vorteile von FPGA-Plattformen ohne jede vorherige FPGA-Erfahrung nutzen, so Peckham. Die integrierte Entwicklungsumgebung stellt Kodiervorlagen und Softwarebibliotheken zur Verfügung und ermöglicht das Kompilieren, Debugging und Profiling im vollen Bereich der Entwicklungsziele einschließlich x86-Emulation, Performance-Validierung mit schneller Simulation und nativer Ausführung auf FPGA-Prozessoren.

Die SDAccel-Umgebung umfasst die programmierfertige IDE, C-basierte und FPGA-optimierte Bibliotheken, sowie COTS-Plattformen zum unmittelbaren Einsatz in Datenzentren. Die Bibliotheken enthalten Komponenten für OpenCL, DSP, Video und lineare Algebra in High-Performance-/Low-Power-Implementierungen. Für eine domänenspezifische Programmierzeitverkürzung sind optimierte OpenCV- und BLAS OpenCL-kompatible Bibliotheken vom Xilinx Alliance Mitglied Auviz Systems verfügbar. Zu den ursprünglichen COTS-Mitgliedern zählen Alpha Data, Convey und Pico Computing. Weitere kommen im Frühjahr 2015 hinzu.

Kommentar zu diesem Artikel abgeben

Schreiben Sie uns hier Ihre Meinung ...
(nicht registrierter User)

Zur Wahrung unserer Interessen speichern wir zusätzlich zu den o.g. Informationen die IP-Adresse. Dies dient ausschließlich dem Zweck, dass Sie als Urheber des Kommentars identifiziert werden können. Rechtliche Grundlage ist die Wahrung berechtigter Interessen gem. Art 6 Abs 1 lit. f) DSGVO.
Kommentar abschicken
copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43086996 / FPGA)