NXP 32-Bit-Mikrocontroller Energieeffiziente Steuerungen und Anwendungen flexibel entwickeln

Redakteur: Holger Heller

Mehr als 50 Flash- und RAM-Größenoptionen bietet eine ARM-Cortex-M0-basierte Mikrocontroller-Serie von NXP, die in industriellen Anwendungen zum Einsatz kommen soll.

Firmen zum Thema

Die auf dem ARM-RISC-Prozessor Cortex-M0 basierende Industrial-Control-Mikrocontroller-Serie LPC1200 von NXP erweitert das 32-Bit-MCU-Angebot des Herstellers und zielt auf Automatisierungs-Anwendungen in der Industrie wie im privaten Bereich (z.B. Hausgeräte, Motorregler, Leistungswandler und Netzteile) ab. Darüber hinaus ergänzt die Serie das Angebot an Cortex-M0-MCUs durch verschiedene Flash-Speicher-Kapazitäten, sodass LPC1200-Kunden jetzt genau ihren benötigten Flash-Speicher wählen können – in 8-KByte-Schritten zwischen 32 und 128 KByte.

Die LPC1200-Reihe wurde mit Blick auf Flexibilität und Anpassungsfähigkeit konzipiert und soll für unterschiedlichste energieeffiziente Systeme und Power-Management-Anforderungen zum Einsatz kommen. In Haushaltsgeräten kann ein LPC1200 die Motorsysteme steuern, die Benutzeroberfläche verwalten, die Leistungsaufnahme des Systems überwachen und die Off-Board-Kommunikation koordinieren. Die hochstromfähigen GPIOs der Bausteine erlauben die direkte Ansteuerung von Triacs ohne externe Transistoren, was den Platzbedarf und die Kosten des Systems zusätzlich senken soll.

Laut NXP sei die LPC1200-Serie eine überzeugende Lösung für industrielle Steuerungsdesigns. Kein anderes 8-Bit-System könne es mit der hier gegebenen Kombination aus Cortex-M0-Prozessor und konfigurierbarer Peripherie aufnehmen, so das Unternehmen.

Konzipiert für intelligente Geräte und Weiße Ware

In den energieeffizienten, intelligenten Geräte-Designs der Zukunft wird die CPU nicht nur für Steuerungsaufgaben und die Benutzeroberfläche zuständig sein. Sie wird zunehmend auch die Ansteuerung der zahlreichen Motorsysteme übernehmen und fortlaufend Strom- und Spannungsmessungen durchführen, um mit hoher Genauigkeit die aktive Leistungsaufnahme zu berechnen. Mit ihrer hohen CPU-Performance von mehr als 45 CoreMark (dies entspricht 1,51 pro MHz) wird die LPC1200-Serie diesen hohen Systemanforderungen gerecht.

Für Massenanwendungen bietet die LPC1200-Plattform aufgrund ihrer flexiblen Verbindungen zwischen Interrupt-Controller, DMA-Subsystem, On-Chip-Peripherie und GPIOs die Möglichkeit, ASSP-Lösungen für industrielle Steuerungsanwendungen zügig zu entwickeln. Durch die Erkennung externer und interner Ereignisse und die Ausführung vorgegebener Aufgaben ohne Mitwirken der CPU wird die Auslastung selbiger deutlich reduziert, sodass diese länger im Power-Down-Status verbleiben kann.

Die LPC1200-Serie hält mehr als 50 Flash- und SRAM-Kombinationen bereit und bietet Entwicklern damit hohe Flexibilität bei der Optimierung der Leistungsmerkmale und der Produktkosten bei gleichbleibender Stellfläche. Die geringe Löschsektorgröße des Flash-Speichers von 512 Byte birgt für das Design mehrere Vorteile, darunter eine feinstufigere EEPROM-Emulation, Boot-Load-Support über jede serielle Schnittstelle und einfache In-Field-Programmierung mit reduziertem Bedarf an Chip-internem RAM-Puffer.

Peripherie für industrielle Steuerungsanwendungen

Mit dem ARM Cortex-M0 v6-M 16-Bit-Thumb-Befehlssatz erreicht der LPC1200 bei der Ausführung gängiger Aufgaben eine um bis zu 50% höhere Code-Dichte als übliche 8-/16-Bit-Mikrocontroller. Die Effizienz des Cortex-M0 trägt ebenfalls dazu bei, dass die MCU bei ähnlichen Anwendungen im Mittel weniger Leistung aufnimmt.

Die SRAM-Architektur von NXP ermöglicht eine Minimierung seiner Leistungsaufnahme, indem jeder 2 KByte große Low-Power-Block automatisch in die Betriebsart mit der geringstmöglichen Leistungsaufnahme versetzt wird.

In EFT-Tests (Electrical Fast Transient), die von der Firma Langer MV-Technik gemäß IEC61697-1 durchgeführt wurden, hat der LPC1200 eine EMI-Immunität unter Beweis gestellt. Der Schutz gegen elektrostatische Entladungen (ESD) ist mit 8 kV angegeben.

Der LPC1200 verfügt über eine auf Geräte und industrielle Designs ausgerichtete Peripherieausstattung:

  • Ein Windowed Watchdog Timer mit unabhängigem internem Oszillator, ausgelegt zur Einhaltung der Sicherheitsnorm IEC 60730 Klasse B für Weiße Ware.
  • Ein programmierbarer digitaler Filter an allen GPIO-Pins ermöglicht eine bessere Kontrolle der Signalintegrität für industrielle Anwendungen.
  • Das I2C-Interface mit Fast-Mode Plus und zehnmal höherer Bustreiber-Fähigkeit als gängige I2C-I/O-Treiber ermöglicht es, die doppelte Geräteanzahl an einen Bus anzuschließen. Es lässt zudem größere Übertragungsdistanzen zu.
  • Eine optimierte ROM-basierte Teilerbibliothek für den Cortex-M0 erzielt die vielfache Arithmetik-Performance softwarebasierter Bibliotheken sowie eine weitgehend deterministische Zykluszeit im Verbund mit reduziertem Flash-Codeumfang.
  • Zwei analoge Komparatoren mit 32 Spannungsreferenzpegeln, Flanken- und Pegelerkennung sowie ausgangsseitiger Rückkoppelschleife unterstützen mehrere Betriebsarten, z.B. monostabil, astabil oder den einfachen Set/Reset-Modus.

Künftige Varianten bieten auch einen Displaytreiber

Die LPC1200-Serie erweitert das Angebot an Cortex-M0-Mikrocontroller bei NXP um bis zu 55 GPIOs, mehrere Timer- und serielle Kanäle sowie neue On-Board-Peripherie wie Echtzeit-Takt, Direct Memory Access, CRC. Eine weitere Neuerung ist ein interner Oszillator, der mit 1% Toleranz die erforderliche Genauigkeit zur Baudraten-Generierung mitbringt. Künftige LPC1200-Varianten werden außerdem zusätzliche Leistungsmerkmale wie etwa einen 40x4-Segment-Displaytreiber enthalten. Die Baureihe wird zunächst mit sechs Flash-Größen (32, 48, 64, 80, 96 und 128 KByte) im LQFP-48- und LQFP-64-Gehäuse angeboten.

Bausteine mit übereinstimmender Stellfläche besitzen die gleiche Peripherieausstattung und sind uneingeschränkt pinkompatibel. Die integrierte Segment-Displaytreiber-Option wird im LQFP-100-Gehäuse verfügbar sein.

Sämtliche Cortex-M-Mikrocontroller von NXP sind binär aufwärtskompatibel und bieten alle Vorteile einer einheitlichen Entwicklungs-Toolchain. Designs lassen sich mit geringem Aufwand zwischen Cortex-M0 und Cortex-M3 migrieren.

(ID:25864610)